note - risc-v memory model - usage of fence

memory model - Relaxed Consistency Model

简单介绍 Relaxed Consistency Model 模型来源：

理论上来讲，对于存储器访问地址有相关性的指令（譬如前一条指令写某个存储器地址，
之后另一条指令读该存储器地址），那么它们的执行顺序一定不能被颠倒，否则会造成结果
错误。而对于存储器访问地址没有相关性的指令（譬如前一条指令写某个存储器地址，之后
另一条指令读另外一个不同的存储器地址），那么它们的执行顺序可以被颠倒，不会影响最
终的执行结果，不会造成结果错误。
基于上述的原理，一方面编译器可以对程序生成的汇编指令流中的指令顺序进行适当改
变，从而在某些情况下优化性能（譬如将某些有数据相关性的指令中间插入后序没有数据相
关性的指令）；另一方面，处理器核的硬件在执行程序时也可以动态地调整指令的执行顺序，
从而提高处理器的执行性能。
---《RISC-V架构与嵌入式开发快速入门 (胡振波)》
---附录 D 存储器模型背景介绍
---D.1 为何要有存储器模型的概念

基于上述理论，前者为（Sequential Consistency Model），后者则为本文讨论的（Relaxed Consistency Model）。

1. the risk of Relaxed Consistency Model and fence instruction

telink b91 series soc 内嵌了 risc-v 架构，采用其中存储器模型（memory model）为 Relaxed Consistency Model，该模型为了提高程序运行效率会打乱 mcu 访问数据存储器（包括register）的操作顺序；

举例说明：

reg_a = a;  // line1
u8 read_a = reg_a; //line2

结论：
read_a != a 。
原因：
运行"reg_a = a;“，软件优化后 mcu 实际并未真正将 a 写入到 reg_a；
运行"u8 read_a = reg_a”，mcu 读到的也并非实际值，亦或者并未执行读操作；

需改为如下操作：

reg_a = a;  // line1
fence;
u8 read_a = reg_a; //line2
fence;

按上述方式，在读写寄存器之后加"fence"指令则可以确保完成读写操作。

fence指令介绍：

fence 指令用于屏障“数据”存储器访问的执行顺序，在程序中如果添加了一条 fence
指令，则该 fence 指令能够保证“在 fence 之前所有指令进行的数据访存结果”必须比“在
fence 之后所有指令进行的数据访存结果”先被观测到。通俗地讲，fence 指令就像一堵屏障
一样，在 fence 指令之前的所有数据存储器访问指令，必须比该 fence 指令之后的所有数据
存储器访问指令先执行。
---《RISC-V架构与嵌入式开发快速入门 (胡振波)》
---A.14 指令类型
---6．存储器屏障（FENCE）指令