MC9S12DJ64

MC9S12DJ64是飞思卡尔（Freescale）公司生产的一款16位微控制器单元（MCU），包含标准外设，如64K字节的闪存EEPROM、4K字节的RAM、两个异步串行通信接口（SCI）、一个串行外设接口（SPI）、一个8通道增强捕获定时器（ECT）、两个10位8通道模数转换器（ATD）、一个脉冲宽度调制器（PWM）、一个数字字节数据链路控制器（BDLC）、29个离散数字I/O通道、20个具有中断和唤醒功能的离散数字I/O线、一个CAN 2.0 A/B软件兼容模块（MSCAN）、一个I2C总线接口等。该设备具有全16位数据路径，并包含一个锁相环（PLL）电路，允许功耗和性能根据操作要求进行调整。

第1部分 介绍

1.1 概述

MC9S12DJ64是一款集成了标准外设的16位微控制器单元（MCU），包括64K字节的闪存EEPROM、4K字节的RAM、两个8通道10位模数转换器（ATD）、一个8通道增强捕获定时器（ECT）、两个串行通信接口（SCI）、一个串行外设接口（SPI）、一个数字字节数据链路控制器（BDLC）、一个CAN 2.0 A/B软件兼容模块（MSCAN）、一个I2C总线接口等。该设备具有全16位数据路径，并通过内部锁相环（PLL）电路允许功耗和性能的调整。

1.2 特性

• HCS12核心：16位HCS12 CPU，与M68HC11指令集向上兼容。
• 模块映射控制（MMC）：用于控制模块映射。
• 中断控制（INT）：用于处理中断。
• 背景调试（BDM）：提供调试功能。
• CRG（时钟和复位生成器）：提供低功耗模式和时钟管理。
• 8位和4位端口：具有中断功能。
• 内存：包括64K字节闪存EEPROM和4K字节RAM。
• ATD：两个8通道10位模数转换器。
• ECT：一个16位8通道增强捕获定时器。
• PWM：一个8通道脉冲宽度调制器。
• SCI和SPI：串行通信接口。
• BDLC：字节级数据链路控制器，兼容SAE J1850。
• MSCAN：Freescale可扩展CAN模块。
• I2C总线：兼容I2C总线标准。
• 112引脚LQFP或80引脚QFP封装。

1.3 操作模式

• 正常模式和仿真模式：设备在这些模式下正常运行或用于仿真。
• 特殊模式：包括特殊单片机模式、特殊测试模式和特殊外设模式。
• 低功耗模式：包括停止模式、伪停止模式和等待模式。

1.4 系统框图

提供了MC9S12DJ64的系统框图，展示了各个模块和接口的关系。

第2部分 信号描述

2.1 设备引脚分配

介绍了MC9S12DJ64的112引脚LQFP和80引脚QFP封装的引脚分配图。

2.2 信号属性摘要

总结了引脚功能，突出显示的信号在80引脚封装中不可用。

2.3 详细信号描述

对每个引脚的功能进行了详细说明，包括外部复位、测试引脚、电压调节器使能引脚等。

第3部分 系统时钟描述

描述了时钟和复位生成器（CRG）为HCS12核心和所有外设模块提供内部时钟信号的架构。

第4部分 操作模式

介绍了MC9S12DJ64和MC9S12D32的八种可能操作配置，包括正常模式、仿真模式、特殊模式和低功耗模式。

第5部分 复位和中断

提供了有关复位和中断的一般信息，包括中断源和向量表，以及复位时MCU寄存器和控制位的变化。

第6部分 HCS12核心块描述

提供了CPU12、模块映射控制（MMC）、中断控制（INT）、背景调试（BDM）等核心块的描述。

附录

提供了有关电源、电流注入等常见主题的概述，以及非易失性存储器（NVM）、闪存和EEPROM的定时和可靠性信息，还有复位、振荡器和PLL的启动特性，以及MSCAN唤醒脉冲特性和SPI主从模式的时序特性。

包装信息

提供了MC9S12DJ64和MC9S12D32封装的物理尺寸，包括112引脚LQFP和80引脚QFP的机械尺寸。

图表解读

• 图0-1：订单型号示例。
• 图1-1：MC9S12DJ64系统框图。
• 图1-2：MC9S12DJ64内存映射（复位后）。
• 图1-3：MC9S12D32内存映射（复位后）。
• 图2-1：112引脚LQFP的引脚分配。
• 图2-2：80引脚QFP的引脚分配。
• 图2-3：PLL环路滤波器连接。
• 图2-4：Colpitts振荡器连接（PE7=1）。
• 图2-5：Pierce振荡器连接（PE7=0）。
• 图2-6：外部时钟连接（PE7=0）。
• 图A-1：ATD精度定义。
• 图A-2：基本PLL功能图。
• 图A-3：抖动定义。
• 图A-4：最大总线时钟抖动近似。
• 图A-5：SPI主模式时序（CPHA=0）。
• 图A-6：SPI主模式时序（CPHA=1）。
• 图A-7：SPI从模式时序（CPHA=0）。
• 图A-8：SPI从模式时序（CPHA=1）。
• 图A-9：通用多路复用总线时序。