FM28V100

本文是关于Cypress Semiconductor Corporation生产的FM28V100型号1-Mbit（128K×8）F-RAM（铁电随机存取存储器）的官方数据手册。以下是对文档内容的详细翻译和解读，包括图表的解释。

产品特性

• 1-Mbit铁电随机存取存储器，逻辑上组织为128K×8。
• 高耐久性，可承受10^14次读/写操作。
• 数据保持时间长达151年。
• 无延迟写入（NoDelay™ writes）。
• 页面模式操作，周期时间为30纳秒。
• 高可靠性的先进铁电工艺。
• 与SRAM（静态随机存取存储器）兼容。
• 行业标准的128K×8 SRAM引脚布局。
• 访问时间为60纳秒，周期时间为90纳秒。
• 优于带电池备份的SRAM模块，无需担心电池问题，具有整体可靠性，真正的表面贴装解决方案，无需返工步骤，对湿度、冲击和振动有更好的抵抗力。
• 低功耗，活动电流为7毫安（典型值），待机电流为90微安（典型值）。
• 低电压操作：VDD = 2.0V至3.6V。
• 工业温度范围：-40°C至+85°C。
• 32引脚薄小型外型封装（TSOP）类型I。
• 符合有害物质限制（RoHS）标准。

功能概述

FM28V100是一种非易失性存储器，读写操作类似于标准SRAM。由于其独特的铁电存储工艺，数据在断电后依然保持。它提供了超过151年的数据保持能力，同时消除了带电池备份SRAM的可靠性问题、功能劣势和系统设计复杂性。快速的写入时间和高写入耐久性使F-RAM优于其他类型的存储器。

引脚定义

文档提供了FM28V100的32引脚TSOP I封装的引脚定义图，包括地址输入、数据I/O线、写使能（WE）、芯片使能（CE1和CE2）、输出使能（OE）、地（VSS）和电源（VDD）等。

存储器操作

用户可以通过并行接口访问131,072个存储位置，每个位置有8位数据。F-RAM阵列组织为16,384行，每行有8个列位置，允许在页面模式操作中快速访问。

读操作

读操作从CE1的下降沿（CE2为高电平）或CE2的上升沿（CE1为低电平）开始。如果WE为高电平，访问会导致地址被锁存并开始内存读取周期。数据在访问时间满足后在总线上可用。

写操作

在FM28V100中，写操作与读操作在同一时间间隔内发生。FM28V100支持由芯片使能和WE控制的写周期。在这两种情况下，地址在CE1的下降沿（CE2为高电平）或CE2的上升沿（CE1为低电平）被锁存。

页面模式操作

FM28V100提供了对同一行元素内任何数据的快速访问。每一行有八个列地址位置（字节）。地址输入A2-A0定义要访问的列地址。

预充电操作

预充电操作是内存状态为新访问做准备的内部条件。预充电由用户通过将至少一个芯片使能信号置于非活动状态来启动。

SRAM直接替代

FM28V100设计为标准异步SRAM的直接替代品。设备不需要每次访问新地址时切换芯片使能引脚。只要VDD被应用，两个芯片使能引脚都可以无限期保持活动状态。

最大额定值和操作范围

文档提供了存储器的最大额定值和操作范围，包括存储温度、工作温度、供电电压、输出电流、输入电压、输入漏电流、输入高电平电压、输入低电平电压等。

直流电气特性

包括供电电压、供电电流、待机电流、输入漏电流、输出漏电流、输入高电平和低电平电压、输出高电平和低电平电压、地址输入电阻等参数。

交流测试条件

定义了输入脉冲电平、输入上升和下降时间、输入和输出定时参考电平、输出负载电容等测试条件。

数据保持和耐久性

提供了数据保持时间和耐久性周期的数据。

电容和热阻

包括输入/输出电容和热阻的参数。

交流开关特性

提供了SRAM读周期和写周期的时间参数。

电源周期时间

包括从电源上升时间到第一次访问时间、最后一次写入（WE高电平）到断电时间、供电上升斜率和下降斜率的参数。

功能真值表

提供了芯片使能（CE1和CE2）、写使能（WE）、地址线（A16-A3和A2-A0）的操作模式和行为。

封装图

提供了32引脚TSOP I封装的外形图。

图表解读

文档中的图表提供了关于FM28V100 F-RAM存储器操作的时序和功能细节。以下是对这些图表的详细解读：

图表 1: 32-pin TSOP I 引脚布局图

• 描述了FM28V100的物理封装和引脚分配。
• 包括地址引脚（A16-A0）、数据I/O引脚（DQ7-DQ0）、控制引脚（WE, CE1, CE2, OE, VSS, VDD）等。
• 这个图表对于硬件设计和PCB布局至关重要，以确保正确的引脚连接。

图表 4: 读周期时序图 1 (CE1 低，CE2 高，OE 低)

• 展示了在读操作中，从CE1的下降沿开始到数据出现在DQ总线上的时间。
• 包括地址锁存时间（tAA）、读取周期时间（tRC）、输出保持时间（tOH）等关键时序参数。

图表 5: 读周期时序图 2 (芯片使能控制)

• 描述了在芯片使能控制下的读操作时序。
• 包括芯片使能激活时间（tCA）、预充电时间（tPC）等。

图表 6: 页面模式读周期时序图

• 展示了在页面模式下，如何通过改变列地址来连续读取同一行中的不同数据。
• 指出了页面模式下的数据传输速度非常快，因为不需要改变芯片使能状态。

图表 7: 写周期时序图 1 (WE 控制)

• 描述了在WE控制下的写操作时序。
• 包括写使能脉冲宽度（tPWC）、写周期时间（tWC）等关键参数。

图表 8: 写周期时序图 2 (CE 控制)

• 展示了在芯片使能控制下的写操作时序。
• 包括芯片使能到写使能高的时间（tCW）、预充电时间（tPC）等。

图表 9: 写周期时序图 3 (CE1 低，CE2 高)

• 描述了在特定芯片使能状态下的写操作时序。
• 包括写使能低到芯片禁用的时间（tWLC）、写使能低到地址A16-A3改变的时间（tWLA）等。

图表 10: 页面模式写周期时序图

• 展示了在页面模式下，如何连续写入同一行中的不同数据。
• 指出了页面模式下的数据写入速度非常快，因为不需要改变芯片使能状态。

图表 11: 电源周期时序图

• 描述了从电源上升时间到第一次访问时间，以及最后一次写操作到断电时间的时序要求。
• 包括电源上升斜率（tVR）和电源下降斜率（tVF）。

这些图表对于理解FM28V100的时序要求和操作模式至关重要，特别是在设计和实现与该存储器接口的硬件电路时。设计工程师必须确保他们的系统满足这些时序要求，以确保数据的正确读写和存储器的可靠性。