FPGA学习之实现PID算法

最新推荐文章于 2023-05-07 20:31:12 发布
最新推荐文章于 2023-05-07 20:31:12 发布
阅读量8.4k 收藏 130
点赞数 9
分类专栏： FPGA学习 文章标签： fpga开发 学习 算法
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_30093417/article/details/127725429
版权

1 废话篇

1.1 理论学习

PID控制算法的学习，本次介绍位置式和增量式PID控制算法的原理和Matlab的仿真分析

1.1.1 模拟PID控制算法

在工程中，比较用的多的就是比例、积分、微分控制，简称PID控制。G(s) 为被控对象的系统传递函数。
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

PID控制算法分为三种，分别是P调节，PI调节和PID调节算法。

P调节算法：比例控制是一种最简单的控制方式。其控制器的输出和输入误差信号成比例光系。偏差一旦产生。控制器立即就发生作用即调节控制输出，使被控量朝着减小误差的方向变化，偏差减小的速度取决于比例系数Kp，Kp越大偏差减小的越快，但是容易引起振荡，尤其是在迟滞环节比较大的情况下，Kp减小，发生振荡的可能性减小。但是调节的速度变慢。但单纯的比例控制存在稳态误差不能消除的缺点，这里就需要积分控制。P调节算法的控制规律和阶跃响应如下图所示
在这里插入图片描述

PI调节算法
在积分控制中，控制器的输出与输入误差信号的积分成正比关系。对一个自动控制系统，如果在进入问太后存在稳态误差，则称这个控制系统是有稳态误差的或者简称有差系统。为了消除稳态误差，在控制器中必须引入“积分项”。积分项对误差取决于时间的积分，随着时间的增加，积分项会增大。这样，即便误差很小，积分项也会随着时间的增大而加大，它推动控制器的输出增大使稳态误差进一步减少，直至等于零。因此，比例+积分控制器，可以使系统进入稳态后无稳态误差，实质上就是对偏差累积进行控制，直至偏差为零。积分控制作用始终施加指向给定值的作用力，有利于消除静差，其效果不仅与偏差大小有关，而且还与偏差持续的时间有关。PI调节算法的控制规律和阶跃响应如下图所示：
在这里插入图片描述
PID调节算法：
在微分控制中，控制器的输出和输入误差信号的微分（即误差变化率）成正比关系。自动控制系统在克服误差的调节过程中可能会出现振荡甚至失稳。其原因使由于存在有较大惯性组件（环节）或有滞后组件，具有抑制误差的作用，其变化总是落后于误差的变化。解决的方法是使抑制误差的作用的变化“超前”，即在误差接近0时，抑制误差的作用就应该是零。这就是说，在控制器中仅引入“比例”项往往是不够的，比例项的作用仅是放大误差的幅值，而目前需要增加的是 微分项，它能预测误差变化的趋势，这样，具有比例+微分的控制器，就能够提前使抑制误差的控制作用等于零，甚至为负值，从而避免了被控量的严重超调。所以对有较大惯性或者滞后的被控对象，微分比较有效果
在这里插入图片描述

1.1.2 离散化

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

1.1.3 伪算法

这里看到网上一个位置式PID实现的伪算法：

previous_error := 0 // 上一次偏差
integral := 0;   // 积分和

// 循环
// 采样周期为dt
loop：
	// setpoint 设定值
	// measured value 反馈值
	 error := setpoint - measured_value;    		 // 计算得到偏差
	 integral := integral + error * dt;     		 // 计算得到积分累加和
	 derivative := (error - previous_error ) / dt;   // 计算得到的微分
	 output := kp*error + ki*integral + kd*derivate;  // 计算得到PID的输出
	 previous_error := error;                         // 保存当前偏差为下一次采样时所需要的历史偏差
	 wait(dt);
	 goto loop;

1.1.4 matlab算法位置式

对应的matlab仿真：

% 位置式PID算法仿真
clear;
clc;
%% 参数定义
Ts = 1e-3;% 采样时间     
e_sum = 0;% 多次误差和
% PID参数（可根据实际情况调节）
kp = 0.32;% 比例 
ki = 0.15;% 积分
kd = 0.12;% 微分
%% 建立被控系统
% 假设被控对象的系统传递函数为0.88/(0.05s + 1.5)
s_sys = tf(0.88,[0.05 1.5]); % 根据传递函数建立被控系统的模型
z_sys = c2d(s_sys,Ts,'z');    % 拉氏变换-->z变换
[m,n] = tfdata(z_sys,'v');
%% 开始PID控制
T = 2000;% 设置仿真运行时间
r = 800;% 期望输出值
% 预先分配内存
u = zeros(1,T);% PID输出初始值
y = zeros(1,T);% 被控系统响应输出
e = zeros(1,T);% 误差信号
for k=2:1:T
    y(k) = -n(2)*y(k-1) + m(1)*u(k) + m(2)*u(k-1);% 计算被控系统输出
    e(k) = r - y(k);   % 计算误差
    u(k) = kp*e(k) + ki*e_sum + kd*(e(k)-e(k-1)); %根据误差调整PID控制量输出
    e_sum = e_sum+e(k);% 计算多次误差和
end
% 绘制过渡过程的曲线
t = 1:1:T;
figure('Color','White');
plot(t,y,'r-','LineWidth',1.2);
title('pid-pos')
xlabel('t');
ylabel('y');
grid on;
set(gca,'FontSize',12,'LineWidth',1.2,'Fontname', 'Times New Roman','FontWeight','Bold')

在这里插入图片描述

1.1.5 matlab 算法增量式

在这里插入图片描述

% 位置式PID算法仿真
clear;
clc;
%% 参数定义
Ts = 1e-3;% 采样时间     
% PID参数（可根据实际情况调节）
kp = 0.32;% 比例 
ki = 0.15;% 积分
kd = 0.12;% 微分
%% 建立被控系统
% 假设被控对象的系统传递函数为0.88/(0.05s + 1.5)
s_sys = tf(0.88,[0.05 1.5]); % 根据传递函数建立被控系统的模型
z_sys = c2d(s_sys,Ts,'z');    % 拉氏变换-->z变换
[m,n] = tfdata(z_sys,'v');
%% 开始PID控制
T = 2000;% 设置仿真运行时间
r = 800;% 期望输出值
% 预先分配内存
u = zeros(1,T);% PID输出初始值
y = zeros(1,T);% 被控系统响应输出
e = zeros(1,T);% 误差信号
d_u = zeros(1,T);% PID输出增量
for k=3:1:T
    y(k) = -n(2)*y(k-1) + m(1)*u(k) + m(2)*u(k-1);% 计算被控系统输出
    e(k) = r - y(k);   % 计算误差
    d_u(k) = kp*(e(k)-e(k-1))+ki*e(k)+kd*((e(k)-e(k-1))-(e(k-1)-e(k-2)));% 根据误差获取PID增量
    u(k) = u(k-1) + d_u(k);% 根据PID增量计算PID控制输出
end
% 绘制过渡过程的曲线
t = 1:1:T;
figure('Color','White');
plot(t,y,'r-','LineWidth',1.2);
title('pid-incre')
xlabel('t');
ylabel('y');
grid on;
set(gca,'FontSize',12,'LineWidth',1.2,'Fontname', 'Times New Roman','FontWeight','Bold')

在这里插入图片描述

1.1.5 verilog 实现PID

error.v

module error(

    input clk,
    input rst_n,
    input signed [9:0] target,
    input signed [9:0] y,
    
    output signed [9:0] ek0,
    output reg signed[9:0] ek1;
    output reg signed [9:0] ek2;
);

assign ek0 = target - y;   // 计算e(k)

always @(posedge clk or negedge rst_n) begin
    
    if(!rst_n) begin
        ek1 <= 10'd0;
        ek2 <= 10'd0;
    end
    else begin
        ek1 <= ek0;                 // 延时一个时钟周期 得到e(k-1)
        ek2 <= ek1;                 // 再延时一个时钟周期 得到e(k-2)
    end 
end


endmodule

pid_value.v

///
// Company: <Name>
//
// File: pid_value.v
// File history:
//      <Revision number>: <Date>: <Comments>
//      <Revision number>: <Date>: <Comments>
//      <Revision number>: <Date>: <Comments>
//
// Description: 
//
// <Description here>
//
// Targeted device: <Family::SmartFusion> <Die::A2F060M3E> <Package::288 CS>
// Author: <Name>
//
/// 

//`timescale <time_units> / <precision>

module pid_value( 

    input clk,                          // 时钟信号
    input rst_n,                        // 复位信号，低电平有效
    input signed [14:0] d_uk,           // pid 增量

    output reg signed [14:0] uk0        // pid 输出值

);

reg signed [14:0] uk1 = 15'd0;          // 上一时刻u(k-1) 的值

always @(d_uk) begin
    uk0 = uk1 + d_uk;                   // 计算pid 输出值
    uk1 = uk0;                          // 寄存上一时刻 u(k-1) 的值
end

//<statements>

endmodule

incre_value.v

///
// Company: <Name>
//
// File: incre_value.v
// File history:
//      <Revision number>: <Date>: <Comments>
//      <Revision number>: <Date>: <Comments>
//      <Revision number>: <Date>: <Comments>
//
// Description: 
//
// <Description here>
//
// Targeted device: <Family::SmartFusion> <Die::A2F060M3E> <Package::288 CS>
// Author: <Name>
//
/// 

//`timescale <time_units> / <precision>

module incre_value( 

    input signed [9:0] ek0,
    input signed [9:0] ek1,
    input signed [9:0] ek2,

    input [3:0] kp,
    input [3:0] ki,
    input [3:0] kd,

    output signed [14:0] d_uk

);


assign  d_uk = kp*(ek0 -ek1) + ki*ek0 + kd*((ek0 - ek1)-(ek1 - ek2)); // 计算pid增量

//<statements>

endmodule

demo_top.v

///
// Company: <Name>
//
// File: demo_top.v
// File history:
//      <Revision number>: <Date>: <Comments>
//      <Revision number>: <Date>: <Comments>
//      <Revision number>: <Date>: <Comments>
//
// Description: 
//
// <Description here>
//
// Targeted device: <Family::SmartFusion> <Die::A2F060M3E> <Package::288 CS>
// Author: <Name>
//
/// 

//`timescale <time_units> / <precision>

module demo_top (

    input clk,                          // 时钟信号
    input rst_n,                        // 复位信号
    input signed [9:0] target,          // 目标值
    input signed [9:0] y,               // 实际输出值

    input [3:0] kp,
    input [3:0] ki,
    input [3:0] kd,
    
    output signed [14:0] uk0            // pid 输出值
);


wire signed [9:0] ek0;
wire signed [9:0] ek1;
wire signed [9:0] ek2;

error error_inst(
    .clk(clk),
    .rst_n(rst_n),
    .y(y),
    .ek0(ek0),
    .ek1(ek1),
    .ek2(ek2)
);

wire signed [14:0] d_uk; // pid 增量
incre_value incre_value_inst(

    .ek0(ek0),
    .ek1(ek1),
    .ek2(ek2),
    .kp(kp),
    .ki(ki),
    .kd(kd),
    .d_uk(d_uk)

);

pid_value pid_value_inst(

    .clk(clk),
    .rst_n(rst_n),
    .d_uk(d_uk),
    .uk0(uk0)
);

endmodule

tb_demo_top.v

///
// Company: <Name>
//
// File: tb_demo_top.v
// File history:
//      <Revision number>: <Date>: <Comments>
//      <Revision number>: <Date>: <Comments>
//      <Revision number>: <Date>: <Comments>
//
// Description: 
//
// <Description here>
//
// Targeted device: <Family::SmartFusion> <Die::A2F060M3E> <Package::288 CS>
// Author: <Name>
//
/// 

//`timescale <time_units> / <precision>

module tb_demo_top();

reg clk;
reg rst_n;
reg signed [9:0] target ;  // 目标值
reg signed [9:0] y; // 实际值

reg [3:0] kp;    // 比例系数
reg [3:0] ki;    // 积分系数
reg [3:0] kd;    // 微分系数

wire signed [14:0] uk0;

reg [10:0] i;
reg [8:0] mytxt[0:1997];

initial begin
    $readmemh(,mytxt);
    clk = 1'b0;
    rst_n = 1'b1;
    #5 rst_n = 1'b0;
    #5 rst_n = 1'b1;
    target = 10'd350;
    kp = 4'd10;
    ki = 4'd9;
    kd = 4'd8;

    for(i = 0; i<11'd1997; i=i+1)
        begin
            y = mytxt[i];
            #10;
        end
end

 
always #5 clk = ~clk;

demo_top demo_top_tb(.clk(clk),
.rst_n(rst_n),
.target(target),
.y(y),
.kp(kp),
.ki(ki),
.kd(kd),
.uk0(uk0)
); 

//<statements>

endmodule
小达爱学习
关注
  • 9
    点赞
  • 踩
  • 130
    收藏
    觉得还不错? 一键收藏
  • 7
    评论
专栏目录
PID算法的FPGA实现.pdf
07-13
PID算法的FPGA实现.pdf
PID算法的FPGA实现.zip-综合文档
05-19
PID算法的FPGA实现.zip
基于Verilog的PID控制器IP核
12-02
PID控制器IP核执行数字比例积分微分控制器（PID控制器）算法，该算法首先计算测量值之间的误差 （PV）及其理想值（SP），然后使用误差作为参数来计算操作值（MV）。 将调整过程以最小化误差，可用于计算PWM的占空比（脉冲宽度调制）。
PID_verilog
12-23
PID算法用verilog上实现，在fpga上验证无误，内含PID.v,ProP.v,Integral.v
PID算法的FPGA实现
08-30
在许多现代化的工业生产如冶金、电力等，实现对温度的精度控制至关重要的，不仅直接影响着产品的质量，而且还关系到生产安全、能源节约等一系列重大经济指标。
在 FPGA 上快速构建 PID 算法
OpenFPGA的博客
10-31 1117
在 FPGA 上快速构建 PID 算法副标题：优秀的IC/FPGA开源项目(四)-使用HLS构建PID算法《优秀的IC/FPGA开源项目》是新开的系列，旨在介绍单一项目，会比《优秀的 Verilog/FPGA开源项目》内容介绍更加详细，包括但不限于综合、上板测试等。两者相辅相成，互补互充~作为一名工程师，在项目实施阶段多多少少会遇到需要使用控制理论的应用程序。一种非常常用的算法是比例积分微分控制器...
FPGA实现PID控制算法(含仿真)
最新发布
weixin_44678052的博客
05-07 3427
相信大家对于PID控制算法，都不感到陌生了，平衡车就是靠它平衡起来的，还有飞控的平衡算法也是它，以及FOC中的闭环控制中也是用的它，它不仅简单，而且易于理解。那么本篇文章将简要介绍一下算法的原理，然后带大家使用FPGA来实现(C语言实现过程特别简单)。
fpga实现pid
qq_39633876的博客
02-05 2697
pid http://forum.eepw.com.cn/thread/265023/1
基于FPGA的PID控制器设计
Moon_3181961725的博客
10-02 8666
基于FPGA的PID控制，语言采用Verilog
PID_Verilog.rar_PID verilog_PID算法实现_Verilog 算法_pid_verilog PID
07-14
PID算法用verilog语言实现，实测可用，由三个模块组成
基于FPGA的增量式PID算法的设计与改进
12-18
介绍了一种基于FPGA的用Veilog HDL语言设计的增量式PID控制器的设计方法， 并为了提高控制精度， 消除精差， 减少由于短时间内系统输出余量过大造成的偏差而引起系统较大的振荡， 因此增加了积分分离控制算法， 从而进一步提高了 PID 控制算法的稳定性和控制精度。
FPGA实现PID模糊控制.zip
12-16
FPGA实现PID模糊控制.zip
EDA课程设计——基于FPGA的PID实现
12-22
适合于自动化类学生的EDA课程设计
PID算法及其FPGA实现的详细资料说明.zip_PID算法
07-14
PID 算法及其 FPGA 实现 PID 控制器结构清晰，参数可调，适用于各种控制对象， PID 控制器的核心思想 是针对控制对象的控制需求，建立描述对象动态特性的数学模型，通过 PID 参 数整定实现在比例， 微分，积分三个方面参数调整的控制策略来达到最佳系统响 应和控制效果，
增量式PID控制的Verilog算法代码
04-15
因为课程设计，需要实现PID的控制器，想在网上寻求一下现成的代码发现都没有。 于是个人尝试了一些，刚开始学习PID控制算法，练习了一些代码，这个是我尝试的结果希望对大家有帮助。
增量式PID控制器的Verilog HDL实现
08-26
这是之前做设计的时候存下来的代码，通过quartus使用verilog hdl实现的基本PID控制，做的不算好，只实现了基本的PID控制，精度不敢保证。 之前本来想在网上找，但是找不到不到只能自己学着写。 应付一下课程设计和毕业设计还是可以的。 这是仿真的图，数据变化符合PID的预期，只是精度不够高，可以调整参数确保精度https://img.chkaja.com/41902da1eb616280.png
用Verilog代码编写的PID控制
03-01
用Verilog代码编写的PID控制,适用于FPGA中，资源保证真实，大家快快下载
PID_FPGAverilog_增量式pid_pidverilog_pid_PID控制verilog_
09-29
利用Verilog语言实现PID增量式控制，输出占空比
用fpga实现pid算法程序
04-05
要用FPGA实现PID算法程序，需要以下步骤： 1. 设计PID算法模块：PID算法模块应该包括输入信号、PID参数、误差计算、积分计算、微分计算和输出信号等模块。其中，输入信号模块应该包括反馈信号和目标信号，PID参数模块应该包括比例系数、积分系数和微分系数等参数。 2. 选择FPGA开发板：选择适合的FPGA开发板，如Xilinx、Altera等，根据开发板的资源情况进行算法模块的设计。 3. 使用HDL语言编写代码：使用HDL语言（如Verilog或VHDL）编写PID算法模块的代码，实现输入信号、PID参数、误差计算、积分计算、微分计算和输出信号等功能。 4. 进行仿真：使用仿真工具对编写的代码进行仿真，验证算法模块的正确性。 5. 进行综合和布局：将编写的代码进行综合和布局，生成位流文件。 6. 下载到FPGA开发板：将位流文件下载到FPGA开发板中，测试PID算法模块的性能。 需要注意的是，在实现PID算法时，需要考虑精度、稳定性和响应速度等因素，同时还需要进行实时性能测试和优化。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 7
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值