SYSCLK 系统时钟,最大72MHz.
HCLK :AHB总线时钟,由系统时钟SYSCLK 分频得到,一般不分频,等于系统时钟经过总线桥AHB–APB;
通过设置分频,可由HCLK得到 PCLK1与PCLK2时钟;PCLK2是高速时钟,最高可达72MHz,而PCLK1是低速时钟,最大36MHz。PCLK2对应APB2外设。PCLK1对应APB1外设。
APB2负责AD,I/O,串口1,高级定时器TIM
APB1负责DA,串口2,3,4,5,普通定时器TIM, USB , IIC , CAN
STM32F103时钟与外设关系
最新推荐文章于 2024-06-17 11:19:37 发布