STM32F103时钟与外设关系

SYSCLK 系统时钟,最大72MHz.
HCLK :AHB总线时钟,由系统时钟SYSCLK 分频得到,一般不分频,等于系统时钟经过总线桥AHB–APB;
通过设置分频,可由HCLK得到 PCLK1与PCLK2时钟;PCLK2是高速时钟,最高可达72MHz,而PCLK1是低速时钟,最大36MHz。PCLK2对应APB2外设。PCLK1对应APB1外设。
APB2负责AD,I/O,串口1,高级定时器TIM
APB1负责DA,串口2,3,4,5,普通定时器TIM, USB , IIC , CAN

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值