【数字逻辑】第六章 时序逻辑电路

马上就要考试了，这是一篇抱佛脚的大白话速记文章，没什么内涵，不考试就不要看这篇，看别的去

想学习知识点的话就看老师的PPT==
这里光写一下可能会考的题型，算是看书的引导吧。
对照着书看啊~
希望可以帮到大家。
我可是听着战歌码完的=^=超热血！

时序电路

有同步和异步

1.分析如图的时序电路 P155

你会拿到一个电路图

输出方程 F=.Q…
驱动方程 j=…k=…
次态方程 将驱动方程带入根据特性方程，得到现态到次态的方程
列状态表 输入 现态 次态 输出
画状态图
功能分析 （盲猜几进制计数器）再看看有没有自启动能力

所以你一定要记住JK,D,T触发器的特征方程，就在第五章里。
波形图也要会画。

分析异步时序电路 P161

其他不变，改变的是只是CP端。
所以在写输出方程，驱动方程之前要写出所有CP端的方程!
将驱动方程带入特性方程求次态方程时，要注明什么时候方程有效（因为接收端不再是CP了，而是C1口连接的上一个Q，逆着箭头寻找就行了）
列状态表的时候，表头里要加上时钟信号，就是CP1、CP2这样子，每个对应的值就是根据第一步里写出的CP方程算。
在表里写次态时，要注意是否满足跳转条件（格子里对应的CP是否为1）

2.设计同步时序电路 P169

（盲猜设计几进制计数器！）
如果题目给状态图了，那就太好了，直接画卡诺图-得次态方程-对比特性方程-得驱动方程-画电路图！
它给到哪个步骤，继续往下写就行了。
如果给了文字描述，就只能从头来：

1. 画状态图
2. 需要几个触发器？ 举例：5个状态 2的3次方==6，所以要3个触发器*-*
3. 列状态表。 现态 次态 输出
4. 画卡诺图。根据现态画Q0，Q1的次态，目的是得到所有Q的次态方程！

所有Q的方程都有了输出方程也有了，看看题目里是否要求用特定的触发器？ 没要求还得自己选。
选择触发器：

5. 将所有Q的次态方程与JK或者D的触发器特性方程相比较
6. 得出驱动方程
7. 用驱动方程和输出方程就可以画电路图了！
8. 最后检查自启动能力。

设计几进制的计数器也是如此，从状态图开始。P175

3. 74161

要记一些东西：

R_D :清零端 R_D =0时，绝杀！无视一切！输出置0！
LD：控制置数端 LD=0时，跳到最初的状态
RCO：进位输出端
74616有16个状态

利用清零的方式用74161构成几进制计数器 P181

清零？R_D ！！！！
例如：9进制
0000~1000刚好九个状态，到1001就要跳转了，所以不能让 Q_A 和Q_D 同时为1，那么当1001时就让 R_D =0，输出0000吧，刚好回到最初的状态。于是那个图就那么连了，R_D 上面那个小圈圈应该是接收的意思吧。
这个过程内1001其实存在了，但1001使用了速度，只要我够快，电路就发现不了我嘤嘤嘤~（74161异步清零，进入1001的状态短暂）

利用置数的方式用74161构成几进制计数器 P182

置数？LD！！！！
0000~1000，怎么舍弃后面的那些呢？
easy! 把Q_D 那根线取反连到LD上不就行了！这时候LD就变成了0。

另一个办法：
改变起始状态，从0111到1111有9个状态，当运行到1111要进位时（RCO=1）不要让他进位！跳转到最初的位置重头再来吧，那么此时LD=0，把RCO取反连到LD上就行了。

用74161组成好大好大进制计数器P184

要用几片计数器？ 比如74进制，小于16的2次方，所以2片足以。
确定初态，终态的二进制码！上面是初态，下面是终态，速填ok！
（然后左边那一片就想象成秒针吧，变化比较快，右边那一片就是分针了，所以左边那一片指的是初终态二进制码的后四位。）
用终态置数复位法，哎就是上面那道题的方法，把终态二进制连到两片的LD上。
就这样画。

4. 74LS90

要记一些东西：
异步清零：R₀ =1 S₉ =0 输出0000
异步置九：S₉ =1 输出1001

用74LS90组成几进制计数器 P187

例题：6进制
000到101 用3个口就够了 CBA
到110的时候赶快清零，那么C,B连R₀，当CB为1时就清零了，够快没发现~
74LS90最大10个状态

5.看计数器电路图，问你这是几进制计数器 P188

这三道题做完就会了。
74161主要找始末状态，看连得是LD还是RD
LS90的核心都是找清零二进制信号。
清零信号（与R连着的）是1000 0010（DCBA十位 DCBA个位）

找到初始状态，复位或清零信号，都是二进制的，有几个信号就是几进制。

作业里没有194，不看了。