自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(10)
  • 收藏
  • 关注

原创 “数字IC剑指offer”微信公众号运营内容计划表

本人正在运营***数字IC剑指offer***公众号,欢迎大家关注!公众号将会定期推送自己求职过程中实战积累的知识点和题目!“数字IC剑指offer”微信公众号运营内容计划表除上述三大板块内容外,关注公众号还有机会获取相关电子资料:数字IC经典书籍(中英文PDF版)、User Guide、基础知识总结文档等。秋招过程中实战整理的各大IC公司真题:公众号后续将逐期推送各个知识板块,欢迎大家分享公众号!一起成长!...

2020-10-19 15:28:08 306

原创 面经系列:2020年联发科技数字IC设计岗

本人正在运营数字IC剑指offer公众号,欢迎大家关注!公众号将会定期推送自己求职过程中实战积累的知识点和题目!1、全程聊项目,问的比较细,如跑ptpx功耗的vcd波形跑了多少个cycle,时间花了多久,布局前和布局后的功耗差距(大了多少2、详细介绍DC综合的流程,包括需要吃的文件,时钟的频率多大,uncertainty设置的多大3、k库k了几个corner4、跨时钟域的同步是怎么做的(握手协议),慢到快怎么同步,快到慢怎么同步5、PTPX跑功耗的流程6、STA signoff是否自己完成的吗

2020-10-11 11:28:03 758

原创 面经系列:2020年乐鑫数字IC前端设计岗

本人正在运营数字IC剑指offer公众号,欢迎大家关注!公众号将会定期推送自己求职过程中实战积累的知识点和题目!一面HR面1、从什么途径知道乐鑫的?2、为什么选择苏州作为工作地?为什么不去华为苏研所?为什么不留在南京?2、中国的芯片行业为什么比不过美国?3、一个公司存在的意义是什么?4、遇到什么挫折?5、朋友都说你什么缺点?6、英语怎么样?二面技术面1、介绍一下项目?2、项目相关问题,通用性的如下:用HSPICE/HSIM仿速度能接受吗?怎么处理的?介绍下异步通信模块设计?握手

2020-10-11 11:23:46 2341

原创 面经系列:2020年oppo数字IC后端岗

本人正在运营数字IC剑指offer公众号,欢迎大家关注!公众号将会定期推送自己求职过程中实战积累的知识点和题目!一面1) 你想做什么方向?(中后端)那我就问中后端的内容?2) 时序分析的时候延时信息来源于什么?3) Liberty中除了时序信息还有什么信息?4) 怎么减少crosstalk?5) 你有了解16nm以下的工艺吗?FinFET跟平面FET有啥区别?为什么FinFET的漏电更低?16nm以下还有double pattern,了解吗?6) 你了解哪些low power方法?7) 假

2020-10-11 11:14:29 942

原创 Verilog笔试面试常考易错点整理

本人正在数字IC求职,公众号如下,欢迎大家关注!公众号将会定期推送自己求职过程中实战积累的知识点和题目!1. Verilog为什么适合描述硬件设计?1)always块间是并行的,符合硬件中电路并行计算的特性2)always时钟触发的特性,符合寄存器的行为3)Verilog是一种自顶向下的层次化设计方法,能够将复杂的大型数字系统划分为规模较小4且功能相对简单的单元电路,从而加速大型数字系统的设计、调试等工作4)Verilog的行为级描述方法可以简化硬件电路的设计,可借助于高级语言的精巧结构5)V

2020-10-11 10:59:05 6230

原创 手撕代码:“排序、比较”专题1

手撕代码:“排序、比较”专题1本人正在数字IC求职,公众号如下,欢迎大家关注!公众号将会定期推送自己求职过程中实战积累的知识点和题目!​注:以下题目均为各大公司面试真题,要求为用verilog语言实现。1、 给出4个数据,从中选择出最小的数据,同时将该最小数据的地址输出。思路:分组两两比较,得到的结果再次两两比较,直到比出最终的最小值和地址,推荐的写法是写编写两两比较得出较小数数据和地址的task或function,然后编写组合逻辑调用或者用于DFF触发器D端输入。2、对输入的16个数据进行

2020-10-11 10:38:41 446

原创 Verilog中不同位宽的无符号数和有符号之间赋值的截断和扩展问题

Verilog中有符号和无符号不同位宽赋值的截断和扩展问题长位宽赋值给短位宽的截断问题unsigned=unsignedunsigned=signedsigned=unsignedsigned=signed结论短位宽赋值给长位宽的扩展问题unsigned=unsignedunsigned=signedsigned=unsignedsigned=signed结论长位宽赋值给短位宽的截断问题unsigned=unsigned代码如下二进制结果如下:按照无符号数解释出来的十进制结果如下:unsi

2020-05-19 17:07:02 15497 6

原创 为什么计算机用补码运算

计算机为什么用补码运算使用补码,可以将符号位和数值域统一处理,从而简化运算规则、简化运算器的结构,提高运算速度;使减法运算转换为加法运算,进一步简化计算机中运算器的电路设计两个用补码表示的数相加时,如果最高位(符号位)有进位,则进位被舍弃,而这样计算仍然正确;采用补码表示还有另外一个原因,那就是为了防止0机器数有两个编码。原码和反码表示的0有两种形式+0和-0,而采用补码表示的时候,00000000是+0即0,10000000不再是-0而是-128这样,补码表示的数的范围就是-128~+127,不

2020-05-13 18:20:57 4936 4

原创 为什么会有建立时间setup和保持时间hold要求

为什么会有建立时间setup和保持时间hold要求D触发器结构为什么有建立时间要求(setup)为什么有保持时间要求(hold)建立时间、保持时间跟什么有关D触发器结构要知道为什么会有setup、hold要求,首先要清楚D触发器的结构D触发器可以由静态逻辑实现,也可以由动态逻辑实现,这里仅讨论静态CMOS D触发器的结构构成一个D触发器最普遍方法是采用主从结构,由一个负latch(主级)和正latch(从级)串联而成,而latch可以采用传输门构成的多路开关MUX来实现,见下图而具体的电路结构如

2020-05-13 12:08:19 3114

原创 定点数无损量化

定点数量化量化公式例题量化公式若需要量化成的定点数格式:m位定点数,n个小数位,无符号位,那么n称作量化系数,则将一个浮点数量化成该格式的定点数公式为〖num〗_fix=floor(num_float2^n)floor为向下取整函数(舍弃小数位),该格式的定点数最小能够表示的数为1/2^n , num_fix为量化之后的m位定点数,表示的数为num_fix1/2^n可以这样理解:量化系数n决定了我们逻辑上认为01序列中可表示的单位值为1/2^n ,而CPU读取的数字表示有多少份单位值举例来说,

2020-05-11 22:55:43 5761 4

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除