为什么会有建立时间setup和保持时间hold要求

D触发器结构

要知道为什么会有setup、hold要求，首先要清楚D触发器的结构
D触发器可以由静态逻辑实现，也可以由动态逻辑实现，这里仅讨论静态CMOS D触发器的结构
构成一个D触发器最普遍方法是采用主从结构，由一个负latch（主级）和正latch（从级）串联而成，而latch可以采用传输门构成的多路开关MUX来实现，见下图

而具体的电路结构如下图

可以看到latch中的MUX是通过传输门逻辑实现的，牢记这个结构即可

---

为什么有建立时间要求（setup）

那为什么会有建立时间要求呢？首先明确建立时间的概念
建立时间：输入数据D在时钟上升沿之前必须有效的时间
假设上图中反相器的延时都是$t_{inv}$，传输门的延时都是$t_{tx}$。对于传输门型的主从边沿触发器，输入数据必须在时钟上升沿到来之前必须传播通过$I_1$、 T 1 T_1