数字IC
关注
分享
扫一扫
强迫症高级患者
这个作者很懒，什么都没留下…
展开
-
如何提高FPGA的运行速度
对于设计者来说，当然希望我们设计的电路的工作频率（在这里如无特别说明，工作频率指FPGA片内的工作频率）尽量高。我们也经常听说用资源换速度，用流水的方式可以提高工作频率，这确实是一个很重要的方法，今天我想进一步去分析该如何提高电路的工作频率。我们先来分析下是什么影响了电路的工作频率。我们电路的工作频率主要与寄存器到寄存器之间的信号传播时延及clock skew有关。在FPGA内部如果时钟走长线...转载 2019-10-29 16:38:00 · 1088 阅读 · 1 评论 -
流水线与并行处理概述
基本概念①计算时间：处理器或电子系统处理一个问题时，第一个计算的开始于最后一个计算的结束之间的时间间隔称为计算时间；②流水周期：一个处理器中两次连续计算之间的时间间隔称为流水周期，流水速率是是流水周期的倒数；③块流水周期：处理器连续处理两个问题时两次起始时刻的时间间隔称为块流水周期；④阵列尺寸：阵列中处理器（单元、门电路）的数目；——决定了硬件成本⑤I/O通道：与外部（主机）进行通信的...原创 2019-10-24 09:05:39 · 3844 阅读 · 0 评论 -
CY7C68013A Slave FIFO 相关的寄存器说明
Slave FIFO 固件需要设置的相关寄存器IFCONFIGEPxFIFOPFH/LPINFLAGSABPORTACFGPINF...转载 2019-09-26 15:34:55 · 2170 阅读 · 0 评论 -
基于Quartus Prime的NiosII基础开发流程
...转载 2019-09-23 21:51:14 · 1113 阅读 · 1 评论 -
寒武纪2019秋招SOC岗笔试
module Syn...转载 2019-09-17 20:45:11 · 334 阅读 · 0 评论 -
大疆2019校招FPGA笔试总结
...转载 2019-09-17 20:42:21 · 1113 阅读 · 0 评论 -
常见数字IC设计，FPGA面试问题总结
...转载 2019-09-17 20:16:01 · 961 阅读 · 0 评论 -
数字IC设计工程师笔试面试经典100题
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。 ...转载 2019-09-17 20:11:06 · 14650 阅读 · 0 评论 -
数字IC笔试
数字IC笔试1.什么是亚稳态吗，怎么解决亚稳态：时钟有效沿到来时，被采的数据处于变化当中，输出的数据不是稳定的解决方案a.降低时钟频率b.用反应更快的FFc.引入同步机制，防止亚稳态的传播d.改善时钟质量，用边沿变化快速的时钟信号引入同步机制--两级DFF原理两级触发器同步机制.png第一级采集Reg1_q是震荡不稳定的亚稳态，最终趋于平稳，，第二级触发器在有效时钟...转载 2019-09-17 20:06:06 · 593 阅读 · 0 评论 -
数字IC笔试题 ——Nvidia前端设计2018
...转载 2019-09-17 19:56:14 · 538 阅读 · 0 评论