![](https://img-blog.csdnimg.cn/20201014180756925.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
电工基地
Peter_hust
通信转system小菜鸟
展开
-
(电工基地笔记)有限状态机笔记
1.有限状态机概念概念状态机是复杂逻辑功能(如算法机中的流程控制器)实现的最主要也是最有效的手段状态机记录自身工作状态,通过输入与当前状态来确定下个状态,并通过当前状态和输入来确定输出 状态编码:1.二进制编码或者格雷码(防止竞争冒险)2.独热码:是只有一位为高的编码3.CPLD一般使用格雷码4.FPGA一般使用独热码(综合工具一般会把已经识别的状态机中的编码转原创 2016-07-12 12:37:33 · 1693 阅读 · 0 评论 -
(电工基地笔记)介绍用Vivado制作FPGA工程
1.今天做一个秒表实例,介绍用Vivado制作FPGA工程2.使用两个按键key0(秒表驱动、暂停)、key1下面演示Vivado操作过程1.create project(图) 2. 一般来说都会选择它(图) 3.不选择源文件(图) 4.选择芯片(我们用的是xc7a35tftg256-1)也可以用过滤器选择芯片(图)5.单击完成,我们的工程就创建完了原创 2016-07-12 17:08:24 · 3943 阅读 · 0 评论 -
(电工基地笔记)Vivado固化至SPI Flash
如果从头开始做SPI Flash固化是有一些麻烦的,要在完成综合之后,打开synthesized Design(图) (图) 然后在synthesized Design打开状态下,选择Tools->Edit Device Properties编辑器件属性(图) 我们这个FPGA有16MFlash,是Master SPIx1,大家有兴趣可以看一下X原创 2016-07-14 12:41:49 · 19096 阅读 · 6 评论 -
(电工基地课程笔记)基本时序逻辑
今天重新复习了D触发器。D触发器就是个真正的reg,时钟的有效沿到来时,输出值更新为输入值,其他时候输出值保持不变,与输入无关reg q;always@(posedge clk)begin qend//clk是非常重要的概念//低端FPGA如果跑软核,一般时钟频率100MHz 1.方波越窄,就要用越高频的正弦信号叠加 2.时钟是FPGA里面最繁忙的信号原创 2016-07-07 22:51:56 · 1190 阅读 · 0 评论 -
(电工基地笔记)Vivado出现编译错误,无法生成bit文件
error:[Drc 23-20] Rule violation (NSTD-1) Unspecified I/O Standard - 15 out of 15 logical ports use I/O standard (IOSTANDARD) value 'DEFAULT', instead of a user assigned specific value. This may cause原创 2016-08-20 00:30:16 · 9772 阅读 · 0 评论 -
DAC8811驱动编写遇到的问题
这次错误导致我调了半天DAC也没有正常的波形,坑了做硬件的队友* 错误1:时序图有问题错误2:数据DIN计算有问题 这个公式给的明明白白,就是让你计算补码为偏移二进制,你的数学敏感还是要锻炼! * 反思:写驱动一定要认真分析时序图,那些Interface Timing是你一定要认真分析好好关注的 附上我写的DAC8811驱动程序:`timescale 1ns / 1ps////原创 2017-07-09 22:54:07 · 1317 阅读 · 0 评论 -
测量菜鸡的基地总结
两年前我和诸位一样,作为一个懵懂无知,对大学生活充满期待、幻想的大一新生来到了华中科技大学,加入了电信系的大家庭。当时选择这个学校也是高考之前没有想到的。高考的超常发挥20分让我有了更大的选择空间,当时可以上电子科大和北邮all专业,结果对985有一点执念,选了华科电信系。 图1.老王PPT的教诲 到了大学,为了不荒废学业多学几门技术,我就加入一个技术团队,比如联创、Dian、冰原创 2017-08-24 17:21:12 · 425 阅读 · 0 评论