vivado仿真报错：concurrent assignment to a non-net led is not permitted

最新推荐文章于 2023-12-05 16:49:31 发布
最新推荐文章于 2023-12-05 16:49:31 发布
阅读量3.1k 收藏 2
点赞数
分类专栏： zynq7020报错汇总 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_33946482/article/details/129822159
版权

这是因为output默认是wire型，你在仿真文件中写成了reg型，所以会报错。
另外注意initial中只能对reg型进行赋值，如果led是wire型就会报以下错误。
这样写会报下面的错

[VRFC 10-1280] procedural assignment to a non-register led is not permitted
删除对led的赋值即可。

慕竹清雨
关注
  • 0
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
Vivado HLS | Export RTL报错 “ERROR: [IMPL 213-28]
05-01
关于对2022.1.1以后VHLS不能生成IP核的解决补丁
打开vivado的.xpr工程文件报错Cannot locate target loade
09-13
在打开vivado工程时总是报错Cannot locate target loader（重新安装vivado没有用）。一个方法是先打开vivado，再在vivado中打开工程。
【FPGA】[VRFC 10-3236] concurrent assignment to a non-net ‘data_out’ is not permitted
wind
06-01 6467
写作时间：2021-06-01 报错如下： [VRFC 10-3236] concurrent assignment to a non-net ‘data_out’ is not permitted [“F:/fpgaWork/project_test_gamma/project_test_gamma.srcs/sources_1/new/test_coe.v”:82] 解决方法： 这种问题，大多数是因为变量的wire 或reg 类型不匹配引起的。 主要有两种： 1）源文件调用（li’hua）别的模块时
Verilog Tips 1:TestBench编写注意事项【concurrent assignment to a non-net ‘xxxx‘ is not permitted】解决
热门推荐
Verilog例化说明
08-29 2万+
一个案例： 待测试模块输入输出为： TestBench测试文件为： 一仿真，报错 concurrent assignment to a non-net ‘xxxx’ is not permitted 原因分析： 对于待测试模块的输出 “dout_7888”，在编写测试文件的时候，不能将与之交联的“dout_7888”定义为 reg 型，须改为 wire 型。 对于模块中的输出来说 即，不能以 TestBench中的 reg 型赋值给被测模块作为输出的 wire 型； 同，不能以 TestBench中的
vivado报错：procedural assignment to a non-register result is not permitted“
lanzhishao的博客
03-25 1万+
说明always语句内存在错误。可能原因为赋值语句有错误，或者程序块内信号有问题。 阻塞赋值和非阻塞赋值 非阻塞逻辑：<= 阻塞逻辑：= 详细介绍见这位博主 总结： 1、时序逻辑一定用非阻塞赋值”<=”,一旦看到敏感列表有 posedge 就用”<=”。 2、组合逻辑一定用”=” ，一旦敏感列表没有 posedge 就用”=”，一旦看到 assign 就用”=”。 3、时序逻辑和组合逻辑分成不同的模块，即一个 always 模块里面只能出现非阻塞赋值”<=”或者”=”。 4、assi
vivado 报错之procedural assignment to a non-register result is not permitted“
牛牛博士博客
11-02 2054
vivado 报错之procedural assignment to a non-register result is not permitted“
reg和wire 与 always和assign没有匹配正确 concurrent assignment to a non-net c is not permitted
最新发布
qq_41841283的博客
12-05 579
2.检测上升沿或者下降沿，综合出来为时序逻辑；当output为wire型时，在always中对c进行赋值，综合结束后报错，[Synth 8-2576] procedural assignment to a non-register c is not permitted；当output为reg型时，利用assign对c进行赋值，综合结束后有报错：[Synth 8-1852] concurrent assignment to a non-net c is not permitted；#二． 问题现象分析。
FPGA basic Syntax
weixin_39305628的博客
11-17 383
1. 在always语句中所有信号必须是reg变量 Report error “procedural assignment to a non-register DATA_BUS is not permitted” 这种报错一般是在always语句中使用了非reg变量，在always语句中所有信号必须是reg变量，低级错误，（语法不熟悉） 2. FPGA程序像MCU程序一样， file模块化，function模块化 ‘include https://blog.csdn.net/qq_31811537/a
FFT.rar_Xilinx fft_fft vivado_site:www.pudn.com_vivado仿真_xilinx
09-24
在Vivado环境下，这个实现已经通过了仿真验证。描述进一步指出，这是一个经典的FFT实现，采用了三重循环的蝶形运算结构，这种结构优化了计算效率，特别适合硬件实现。 快速傅里叶变换是数字信号处理领域的一个核心...
ug947-vivado-partial-reconfiguration-tutorial
03-25
本教程“ug947-vivado-partial-reconfiguration-tutorial”专门探讨了Vivado中的部分重配置技术，这是现代FPGA设计中一个关键且高级的功能。通过部分重配置，设计者可以在FPGA芯片运行时动态地更新部分逻辑，极大地...
vivado-git:git友好的Vivado包装器
05-05
试图使Vivado更具git友好性。 要求 在Vivado 2020.2上测试 视窗 将C:\Program Files\Git\bin （或任何具有git.exe ）添加到PATH Linux 吉特 安装 将Vivado_init.tcl （如果已有的话，添加相关行）以及scripts目录...
vivado仿真报错：concurrent assignment to a non-net out is not permitted
Shen_KL的博客
08-10 1万+
是因为将输出定义为了reg，改为wire即可
[VRFC 10-529] concurrent assignment to a non-net an is not permitted ["C:/Users/chenxy/Desktop/digit
cxy_hust的博客
08-08 1万+
[VRFC 10-529] concurrent assignment to a non-net an is not permitted ["C:/Users/chenxy/Desktop/digit， 这个错误的意思是，对一个非网口类型的 an 同时赋值是不被允许的，也就是说，你在多个模块里都存在对an赋值的情况， 一定要把这些情况错开。...
Verilog 错误及修改方法
danranweixiao066的博客
07-30 1万+
1. Parameter connections cannot be mixed ordered and named； 修改方法：语法错误（1）多了逗号；（2）实例化中少了"."； 2.  Procedural assignment to a non-register data is not permitted, left-hand side should be reg/integer/time...
FPGA-在ISE中错误总结（更新中）
Vuko_Coding Zone
09-27 4503
1.procedural assignment to a non-register DATA_BUS is not permitted       这种报错一般是在always语句中使用了非reg变量，在always语句中所有信号必须是reg变量，低级错误，（语法不熟悉） 2 出现的错误如下：  ERROR:Xst:880 - "mst_pulse_calculation.v" line ...
【随手查】Verilog编译报错
Jessaly的博客
03-30 8775
的一些报错记录，方便日后查找，持续更。。。
fpga vivado 错误总结（本人遇到以及改正）
qq_43125142的博客
11-02 8695
fpga开发小白的错误总结
FPGA、vivado、Verilog使用过程中的一些问题记录
07-08 3190
2020/7/8 1.关于做仿真的报错 今天在写完测试文件做仿真时出现以下错误： [VRFC 10-529] concurrent assignment to a non-net right_a1 is not permitted [“E:/vivado/projects/asy_LIF_model/asy_LIF_model.srcs/sim_1/new/tb_test.v”:37] 经查找发现：不管子模块本身的输出是wire型还是reg型，在对子模块调用时，输出接口必须接wire 型变量。 .
[Synth 8-2576] procedural assignment to a non-register F is not permitted ["C:/Users/24932/Desktop/FPGA_A7/0-1text/vivado_project/text.srcs/sources_1/new/text.v":31]
07-25
回答: 错误信息"\[Synth 8-2576\] procedural assignment to a non-register F is not permitted"表示在代码的第31行，对一个非寄存器类型的信号F进行了过程赋值操作，这是不允许的。\[3\]根据引用\[3\]中的介绍，过程赋值使用的是非阻塞赋值"<= "，而非阻塞赋值只能用于时序逻辑中，对于组合逻辑应使用阻塞赋值"= "。因此，你需要检查代码中的第31行，确保对信号F使用的是阻塞赋值而不是非阻塞赋值。此外，还需要确保信号F的类型是寄存器类型(reg)而不是线类型(wire)。如果信号F的类型是wire类型，你需要将其更改为reg类型，例如使用"output reg F"来定义信号F。这样做可以解决这个错误。 #### 引用[.reference_title] - *1* [FPGA-在ISE中错误总结（更新中）](https://blog.csdn.net/weixin_41445387/article/details/82873414)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v91^insert_down1,239^v3^insert_chatgpt"}} ] [.reference_item] - *2* *3* [vivado报错：procedural assignment to a non-register result is not permitted](https://blog.csdn.net/lanzhishao/article/details/123728948)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v91^insert_down1,239^v3^insert_chatgpt"}} ] [.reference_item] [ .reference_list ]

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值