![](https://img-blog.csdnimg.cn/20201014180756927.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA调试笔记
四臂西瓜
生命在于折腾。
南京邮电大学19级本科生;西安电子科技大学23级推免研究生,研究方向为:基于FPGA的雷达信号处理。
2021年电赛国一,H题全国第一(代表H题巡展冲杯);第四届全国大学生嵌入式芯片与系统设计竞赛国一+RT-Thread杯;第五届全国大学生FPGA创新设计竞赛国二,其余国奖、荣誉称号若干。
展开
-
[BUG历险记] ERROR: [SIM 211-100] CSim failed with errors
在开发HLS过程中,我碰到一个奇怪的现象,同样的工程,在我重装完系统后,不能进行C仿真了,但是综合实现都是可以正常运作的。真实,惜字如金呀。原创 2024-05-31 15:46:53 · 570 阅读 · 0 评论 -
【BUG历险记】vivado报错:binding vhdl entity ‘ xxxxx ‘does not have port ‘ xxxxx ‘解决方案
🏔【BUG历险记】原创 2023-07-05 18:50:42 · 1362 阅读 · 6 评论 -
【BUG历险记】vivado仿真时,信号无法拉高/拉低,显示为x:不确定信号
在对设计进行仿真时,发现信号经常出现x,也就是不确定态。仔细观察发现,信号可以被正常设置成0,但是没办法拉高为1。原创 2023-07-01 23:54:00 · 3805 阅读 · 1 评论 -
【BUG历险记】$fdisplay与$fwrite,存储数据个数不对
想用$fdisplay和$fwrite,存储vivado仿真过程中产生的1024个数据,结果仿真结束后(没有关闭仿真页面),发现txt文档里面,只有700多个数据。原创 2023-06-28 15:10:51 · 1292 阅读 · 0 评论