FPGA
关注
分享
扫一扫
文章平均质量分 53
四臂西瓜
生命在于折腾。
南京邮电大学19级本科生;西安电子科技大学23级推免研究生，研究方向为：基于FPGA的雷达信号处理。
2021年电赛国一，H题全国第一(代表H题巡展冲杯)；第四届全国大学生嵌入式芯片与系统设计竞赛国一+RT-Thread杯；第五届全国大学生FPGA创新设计竞赛国二，其余国奖、荣誉称号若干。
展开
-
FPGA使用sv生成虚拟单音数据
复杂的数据这样操作自然是必要的，但是平日使用正弦数据进行测试的话，这样的操作不免复杂，今日尝试使用systemverilog虚拟单音数据，并存入到txt文件。之前一直使用matlab生成虚拟的数据，导出到txt或是coe文件中，再导入到fpga中进行仿真测试。原创 2024-08-07 23:10:04 · 368 阅读 · 0 评论 -
[言简意赅] Matlab生成FPGA端rom初始化文件.coe
本文主打言简意赅。原创 2024-07-21 12:14:48 · 491 阅读 · 0 评论 -
Verilog实现上升、下降沿检测 FPGA
Verilog实现上升、下降沿检测。简洁明了仿真波形原创 2022-12-07 21:02:47 · 6706 阅读 · 5 评论 -
verilog-format如何设置
verilog-format如何设置原创 2022-03-03 21:43:08 · 15698 阅读 · 15 评论