ESD(静电释放)上半部分

ESD(静电释放)上半部分

ESD：Electro-Static discharge静电释放

1、ESD静电释放的模式

1.1 人体放电模式（human body mode）

人体会释放静电，那么人体对于芯片来说，意味着什么？

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-TY9CzNRO-1601649519998)(https://i.loli.net/2020/10/02/swBVkHAD17tJ5iW.png)]

​

在A的时候，相当于人在生活中到处给自己的电容充电，然后当人接触芯片的时候，此时相当于接到了B，几十ns的时间里面产生了几万伏特的电压，如下图所示。

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-ZrRQuPEW-1601649520001)(https://i.loli.net/2020/10/02/rgeG2mQINyvcR9w.png)]

当我们设计ESD的时候，HBM的标准如下图所示：

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-KqonMe6K-1601649520003)(https://i.loli.net/2020/10/02/poI7kevhC8ZGyXc.png)]

由上图可知，分成三个等级，对于一般的消费类电子产品，我们一般需要满足Class2，一般来说2500V或者要求高一点3500V都可以。一般汽车类电子，可能会达到Class3;总之，人体放电模式是ESD放电模式中主要成分。

1.2 机器放电模式**（machine mode)**

芯片在制造、生产、测试、运输等各个环节中，不可避免地会与金属接触，金属自身也会存在静电，所以除了人类以外，芯片还得防止金属把自己打坏。

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-P4mA2DXq-1601649520004)(https://i.loli.net/2020/10/02/F5L9urI8Ua4MVyf.png)]

金属通常可以认为阻抗为0，在接触芯片的时候，自身相当于一个200PF的电容。看到这里大家的就可以警觉起来，这家伙竟然没有电阻，那么电流岂不是要飘到天上去！仅仅200V的金属释放的瞬间电流就超过了2000V的人体放电，好可怕！

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-uziZYifI-1601649520005)(https://i.loli.net/2020/10/02/l8OvJYh1eRGwUVM.png)]

机器模式的防范标准呢？如下图所示，一般我们消费类电子产品在机器模式下要达到M3，通常需要pass 200V~300V。

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-lzYL5XLc-1601649520006)(https://i.loli.net/2020/10/02/2zW98isgJHRy6SX.png)]

1.3 元器件充电模式**（charged device mode)**

芯片本身也会积累静电，在运输过程中，存在摩擦芯片管脚的情况，芯片自身也会存在静电电荷，一旦某个管脚接到地，芯片就会瞬间释放电荷，产生大电流，有可能对芯片造成损坏。

CDM释放能量的过程比上面提到的两种模式更加剧烈。所以他的标准也较为严格。

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-9T6aScmt-1601649520008)(https://i.loli.net/2020/10/02/IJ5pTQOmLh3RXtG.png)]

一般的消费类电子中，需要pass CLass3，较为常见的情况是300V，500V。但庆幸的是，一般芯片在CDM下失效的情况较少见。

1.4 电场感应模式**（Field-Induced Mode）**

这种模式是由于外在电场影响芯片电荷引起的，过程类似于CDM，这种模式一般在消费类电子中不会有考量，很少有芯片去进行这种测试，所以大家不必过多关注，只需要care前面讲的三种mode即可。

+++

2、防护的原理

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-60Ze54bi-1601649520009)(https://i.loli.net/2020/10/02/9mRJxWDTiFk5Urg.png)]

任何一个芯片如Pic1中所示，都仅仅只有三种类型的PIN脚，分别是电源，地，I/O脚。上图中的IN是电源脚，GND是地，I/O脚就是OUT，EN和NC。NC是no connect的意思，就是说内部没有连接，但其实一般我们内部也会做一个ESD去保护它，并且在可能的情况下会使用该PIN脚去进行测试之类的工作。

HBM（人体放电模式），MM（机器模式），CDM（元器件充电模式）和FIM（电场感应模式）是静电发生的主要四个模式。这四个模式在所有PIN脚都有可能发生！！所以，静电保护电路设计的精髓就是要保证任意两个PIN脚都有静电泄放回路！！

静电泄放回路保证任意的电荷能从任何两个管脚都能存在静电泄放回路，电荷能从一个管脚通过静电泄放回路到另一个管脚，又重新回到来源处，芯片没有受影响。

2.1 PN结

PN结的反向击穿，当触发PN结反向击穿的时候，会形成雪崩击穿和齐纳击穿，击穿发生时电流会增加到一个很大的程度，这不正好契合上文所述的电路特性吗？但是注意，只有雪崩击穿和齐纳击穿时可恢复的，热击穿时不可恢复的！一旦到了不可恢复的地步，ESD就会失效，电路有可能就会烧毁

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-D00mEJWD-1601649520009)(https://i.loli.net/2020/10/02/Qes6wiSTJWK8fPH.png)]

下图是一个实际电路的缩影，这个电路存在电源VDD，地GND以及一个I/O pin I1，他们之间存在三个ESD以及三条通路A，B，C。下面是任意两个PIN脚之间的泄放回路。

VDD+ GND- ：A（PN结反偏）

VDD- GND+ ：A（PN结正偏）

VDD+ I1- ：B（PN结反偏）

VDD- I1+ ：B（PN结正偏）

GND+ I1-：C（PN结正偏）

GND- I1+：C（PN结反偏）

那有同学会问，为什么VDD到GND不走B+C（两个PN结都反偏呢）？诸多原因，第一如果走B+C，那么触发电压（trigger voltage)就是两个反偏的PN结触发电压相加，如果比A大，肯定走A方便快捷；VDD到GND之间泄放通路的线一定要很宽并且尽可能短，否则电流太大肯定会直接烧毁，在VDD和GND之间用A通路肯定比B+C更容易处理；芯片面积越来越大，这些PIN脚的位置也是考量因素之一，等等。总之，这些属于ESD设计与摆放相关的范畴，会在后面的章节中进行详细的讲解。

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-fjWc7MVd-1601649520010)(https://i.loli.net/2020/10/02/yMSVoBrOvA2j5Z4.png)]

3、ESD测试

下面的芯片是最简单的5个PIN脚的电路，电源VIN，地是GND，两个I/O口OUT和EN，最后一个是NC脚，NC脚一般内部会摆置一个ESD器件，但是由于这个PIN脚没有连接，所以测试ESD的时候我们不会对他进行测试。NC脚内部的ESD器件只是当我们需要芯片改版（metal change）的时候，如果改版后NC脚变成一个I/O脚，那么可以不用修改底层电路（指层级很低的mask，每修改一次就要耗费巨额费用），只需修改金属层就可以实现，这个时候这个内部提前预留的ESD就发挥作用了，总之面积允许的情况下，NC脚预留ESD可以为以后节省费用和麻烦。

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-0eYmqNUH-1601649520010)(https://i.loli.net/2020/10/02/lRmjk4atP5xSZyn.png)]

电源：VIN

地：GND

I/O：OUT和EN

总共分为4个静电放电测试，主要如下：

1.I/O PIN静电放电测试：

I/O PIN静电测试从名字上看就是测试I/O的，那么I/O是对谁测试呢？当然是对电源和地了。

A.I/O对电源的ESD测试（包含正负电压测试）

B.I/O对地的ESD测试（包含正负电压测试）

正负电压测试就是指电源为正，I/O为负；或者电源为负，I/O为正。通常电压会以250V或500V为一个等级，一般从500V开始，往上打，判断是否pass的标准是I/V曲线是否发生变化，这个下面会讲到。

如Pic中，此项测试包含下列动作：

OUT正，VIN负；OUT负，VIN正。OUT正，GND负；OUT负，GND正。

EN正，VIN负；EN负，VIN正。EN正，GND负；EN负，GND正。

2.PIN TO PIN测试：

仅单纯地指I/O PIN之间互相打。

A.电源和地float，某一个I/O对其他所有剩下的I/O PIN绑在一起打正压。

B.电源和地float，某一个I/O对其他所有剩下的I/O PIN绑在一起打 负压。

由于Pic1中只有两个I/O，所以只能打两次：

OUT对EN打正；OUT对EN打负。

假设存在三个I/O PIN，分别是A，B，C，那么就需要：A正，BC负；A负，BC正；B正，AC负；B负，AC正；C正，AB负；C负，AB正。总共打6次。

3.电源和地测试：

A.所有的I/O float，每个电源对地分别打正；

B.所有的I/O float，每个电源对地分别打负。

在Pic1中就是VIN对GND打正，VIN对GND打负。如果存在多个电源，需要分开打。

4.Analog 放电测试：

这是一种特殊的情况，当存在差分输入对是PIN脚时，需要将其他所有PIN都float，单独对这两个输入PIN分别打正负。

以上是HBM，也就是人体放电模式的教科书般的测试过程。

CDM是指元器件放电模式，测试的时候，会先对芯片的地GND通过限流电阻（很大的电阻）进行充电（正压或者负压），必须要限流哦，否则P衬底电压抬高PN导通电流过大就完蛋了，然后分别对其他的PIN脚放电即可。

以一个多电源，多I/O脚，多地的芯片为例，给大家介绍下实际芯片在测试HBM的时候大概什么流程。

某芯片chipRev0：

电源：V1，V2，V3

地：G1，G2

I/O：A，B，C，D

在进行打ESD之前，要进行分类，分成哪几类呢？

V1和其余剩下所有PIN脚(包含V2，V3，G1，G2，A，B，C，D）正负都打；

V2和其余剩下所有PIN脚，正负都打；

V3和其余剩下所有PIN脚，正负都打；

G1和其余剩下所有PIN脚，正负都打；

G2和其余剩下所有PIN脚，正负都打；

I/O PIN 对其他所以剩下I/O绑在一起。

是不是和柯教授的的四种分类里面的前三种一样呢，只不过是把第三种电源和地的静电测试并入第一种I/O PIN静电测试中罢了。

以V1和其余剩下所有PIN脚(包含V2，V3，G1，G2，A，B，C，D）正负都打为例，具体说一下是怎么测试的。

先说正电压，首先会用V1对其余剩下所有PIN脚绑在一起量一下IV刻度曲线（该曲线是PN结曲线），一般来说，这个曲线肯定是一个标准的PN结曲线，如果说出来的是短路曲线，那就说明内部肯定ESD已经fail了。然后V1对V2打正电压250V（以250V为起点），打完之后，量一下V2对V1、V3、G1和G2绑在一起的IV曲线，为什么要量这个曲线呢？因为电源对电源打ESD，泄放回路通常只有两个选择，源对源直接泄放，源通过地再到另一个源进行泄放，所以，源对源的ESD通常在量IV曲线的时候需要量该源对其他源和地绑在一起的曲线。V1对V3打也是一样的。接下来是V1对G1打ESD，打完之后也需要量曲线，那么量谁与谁呢？（通常一个芯片的地会与其他地在芯片内部有一对二极管连接起来，起到一个互相钳位的作用）电源对某个地打ESD的时候，泄放回路通常是这个电源到这个地的ESD，所以我们只需要量这个电源和这个地之间的IV曲线即可。接下来V1对A打，那这个泄放回路就多了，有可能是直接的V1对A的泄放回路，也有可能是V1对地，地再对A的泄放回路，也有可能是V1对其他源，其他源再对A的泄放回路，还有可能是V1对其他I/O，其他I/O再对A的泄放回路；所以量曲线的时候，需要将A对其他所有线绑在一起量I/V曲线。如果以上都PASS，我们会挨个继续打500V，750V等，直到打到你的SPEC所要求的ESD能力为止。

柯教授说通常对一个PIN脚的测试会zap三次，以确保ESD能力无问题，但是我们通常不会在一颗芯片上打三次，因为同一颗芯片打三次除了问题往往很难去debug，所以实际测试的时候我们会通常测试3颗，流程都是一模一样的。

打完正压之后，会换一颗芯片，再去打负压，打完负压，会再去打两颗同样的负压以确保无问题。当这些都完成了，我们也就完成了“V1和其余剩下所有PIN脚(包含V2，V3，G1，G2，A，B，C，D）正负都打”这一项工作。还得继续下面的工作。

下面工作中值得一提的是最后一项，也就是柯教授所说的各个I/O之间互相打。打的时候会首先A对BCD绑在一起打，然后是B对ACD打，接下来如是。

整理自微信公众号：芯路 https://www.zhihu.com/column/chip-way