![](https://img-blog.csdnimg.cn/20201014180756913.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
EDA随手录
这个就是使用EDA工具时记录一些操作
平凡的小蚂蚁
喜欢并永久热爱下去-电子生涯
展开
-
关于贴片机如何获取元件的位置思考
前言最近在学习cadence,突然有一个问题不是很明白,让后头疼。贴片机是如何获取元件位置的,为什么不会贴歪,一些不规则元器件是怎么贴的?现在是全明白了,写此贴以作记录。问题1:贴片机如何获取元件位置的?我们都知道,厂家是可以根据我们的PCB导出坐标文件的,那么我们在画封装的时候经常遇到,原点在第一脚的情况。如下图当我们导出坐标的时候,它的坐标是几何中心坐标呢?还是焊盘第一脚坐标原点呢?答案是肯定是几何中心,因为贴片机吸附元器件就是吸的元器件中心啊!但是我们重来没有设置过坐标文件的几何中心在哪里,原创 2020-06-04 21:14:01 · 2734 阅读 · 0 评论 -
仿AD的Cadence配色
前言Cadence的默认配色什么的,真的没有AD好看,最起码我个人这么认为。下面我们就仿照AD去设置一下Cadence的环境。设置背景色设置栅格线的颜色设置电气连接线的颜色制作标题栏总结标题栏不知道怎么制作的 可以加群问我,超级简单 不想写了。就这吧 看着凑活着用吧!...原创 2020-05-26 16:04:40 · 1862 阅读 · 1 评论 -
DDR阻抗匹配的疑问
一直想提高自己的技术,学习一些其它领域的相关知识,这不,最近瞄上了DDR,关于DDR的一些疑问,我找了好多资料,这里做一下记录。疑问一:DDR什么时候需要VTT并联端接电阻,什么时候需要串联端接?从网上找到的资料是这样的,DDR2一般需要串联端接电阻,DDR3需要并联端接电阻。这种电阻一般都是为了匹配DDR驱动器内阻小的问题,匹配电阻+驱动器输出阻抗=传输线阻抗即可。而并联端接电阻则需要上拉1/2的VDD到传输线上,匹配电阻等于传输线阻抗即可,这两种阻抗匹配均是为了解决DDR信号振铃问题,且并联端接还提原创 2020-05-26 14:18:28 · 6660 阅读 · 1 评论