汇编语言 && 指令格式
CPU设计的框架:三级流水线
ROM存放指令和数据,大端模式&小端模式,地址对齐
取指
译码:
执行:
汇编语言 & 指令格式
流水线实现工作机制
模块功能划分&接口信号
参考资料:RISC-V设计
汇编语言 && 指令格式
CPU设计的框架:三级流水线
ROM存放指令和数据,大端模式&小端模式,地址对齐
取指
译码:
执行:
汇编语言 & 指令格式
流水线实现工作机制
模块功能划分&接口信号
参考资料:RISC-V设计