使用M0 DesignStart 的样例SoC
关注
分享
扫一扫
文章平均质量分 63
初步接触M0 Design Start，用提供的样例SoC(example system)走一遍流程。
完成RTL的vcs仿真，verdi配置；FPGA原型验真；
集成GPIO和流水灯IP，并编写软件驱动；
北枫凉
The greatest gift you can give yourself is that of education.
展开
-
对样例SoC集成example salve模块
已经了解了，CortexM0只有一个AHB-lite master，没有bus matrix接下来还需要弄清decoder和AHB-lite的关系IP设计interface设计地址分配总线互联目录AHB协议bus interconnectionCMSDK提供的IPAHB emample slave需要改动的地方decoder：产生一个sel信号AHB salve multiplexer：反馈给master具体步骤理解cmsdk example sl原创 2021-05-09 22:12:52 · 1055 阅读 · 0 评论 -
CortexM3与CortexM0的bus matrix
以下都是自己的理解，如有错误希望大家指正，感激不尽~目录Cortex M0处理器内部的bus matrix处理器外部的busmatrixCortex M3处理器内部的bus matrix处理器外部的bus matrixCortex M0处理器内部的bus matrixThe processor contains a bus matrix that arbitrates the processor core and optional Debug Access Po原创 2021-05-09 11:30:14 · 2478 阅读 · 2 评论 -
三态门——概念，作用，原理
介绍一下三态门的概念、作用、原理三态门的概念三态门是指逻辑门的输出有三种状态：高电平状态、低电平状态、高阻状态。其中，高阻状态相当于隔离状态（因为高阻状态电阻很大，相当于开路）通常三态门有一个EN使能控制端，用于控制门电路的通断（即通过EN使能控制，处于高阻态就是电路断开，非高阻态就是电路导通）现如假设EN高电平有效，当EN=1时，门电路导通，三态门电路呈现正常的 0 或 1 的输出；（电路导通）当EN=0时，门电路断开，三态门电路给出高阻状态的输出；（电路断开）三态门.原创 2021-04-28 10:18:45 · 112692 阅读 · 3 评论 -
SoC设计中的知识点扫盲
一些常见的知识点ps和pl的区别PS:处理系统 （Processing System) , 就是与FPGA无关的ARM的SOC的部分。PL:可编程逻辑 (Progarmmable Logic), 就是FPGA部分。之所以叫PL，而不是叫FPGA，原因可能是考虑到让搞软件不要看了以后望而生畏。对于ZYNQ，往大里说，就是两大功能块，PS 部分和 PL部分axf文件...原创 2021-04-27 16:04:55 · 1482 阅读 · 0 评论 -
使用M0 DesignStart 的样例SoC(example system) - 7 样例SoC功能分析
之前只是对样例SoC走了一遍流程，但是还不知道其能完成什么功能。现在对CMSDK包提供的SoC分析，地址映射是什么样的；System controler系统控制；I/O pin；中断和异常，以及时钟等目录样例SoC架构memory mapAHB memory mapAPB memory mapI/O pin参考内容：Arm® Cortex® -M0 and Cortex-M0+ System Design KitExample System Guide样例S...原创 2021-04-27 15:53:26 · 569 阅读 · 0 评论 -
使用M0 DesignStart 的样例SoC(example system) - 6 Cortex-M0 编程模型
介绍Cortex-M0的编程模型，主要是经常会用到的一些知识目录Cortex-M0 内核的接口内核寄存器memory map参考资料：Cortex™ -M0Technical Reference ManualCortex™ -M0 User Guide Reference MaterialCortex-M0 内核的接口内核寄存器memory map...原创 2021-04-27 13:38:36 · 737 阅读 · 0 评论 -
使用M0 DesignStart 的样例SoC(example system) - 5 keil+jlink调试
现在的情况是SoC已经能够使用VCS仿真（确保核能够运行起来），也能够FPGA上板那么如何对程序进行调试呢？就是使用keil+jlink的调试方式原创 2021-04-27 11:07:02 · 440 阅读 · 0 评论 -
使用M0 DesignStart 的样例SoC(example system) - 4 FPGA原型验证
现在有了一个能够仿真的SoC，将相应的RTL代码添加到vivado工程，使用FPGA进行原型验证就是去除或者修改没有办法综合的模块（不需要的）删除Tarmac模块将CORTEX_M0和USE_TARMAC的定义放到cmsdk_mcu_defs.v并且将USE_TARMAC注释，表示不追踪指令的执行修改内存模型之前直接使用的SoC，它的RTL中，memory是不可综合的需要根据手册修改成能够综合的memory查看手册：使用下面的memory type添加RTL文原创 2021-04-25 00:31:57 · 1319 阅读 · 0 评论 -
使用M0 DesignStart 的样例SoC(example system) - 3 verdi环境配置
配置verdi,用其进行debug原创 2021-04-24 21:50:24 · 789 阅读 · 0 评论 -
使用M0 DesignStart 的样例SoC(example system) - 2 仿真运行SoC
目录ConfigurationExample system SoC configurationsSimulation environment configurationssimulation关于仿真配置仿真环境运行仿真之前的各种组件和环境准备好之后，就下来就是配置脚本然后仿真运行了看手册，看手册！！！这次的指导手册是:Arm® Cortex® -M0 and Cortex-M0+ System Design Kit Revision: r1p1 Examp原创 2021-04-24 16:35:35 · 1079 阅读 · 0 评论 -
使用M0 DesignStart 的样例SoC(example system) - 1 SoC组件
目录配置内核有什么东西配置内核配置CMSDK有什么东西目录结构支持的组件TOOLS文档阅读QUICK STARTInstallationcortex-M0DMAarm-GCC配置PS：几个非常重要的文件tbench_M0.vccmsdk_mcu_defs.vtb_cmsdk_mcu.v对SoC的组件进行安装配置，如M0 core，DMA，CMSDK，仿真DSM以及工具链等等跟着手册来，跟着手册来！！！配置内核首先解压，.原创 2021-04-24 14:24:36 · 2927 阅读 · 3 评论