本文详细介绍了ARM的CLKDIV0寄存器，用于控制ARMCLK和HCLK的分频比率。ARMCLK比率等于ARMDIV加1，而HCLK比率则涉及PREDIV和HCLKDIV。在修改这些寄存器时，需要注意确保ARMCLK至少与HCLK同速，并且在nRESET释放后等待12个HCLK周期再修改PREDIV和HCLKDIV。重点讨论了ARMDIV和HCLKDIV的调整及其限制。
CLKDIV0(Clock divider ratio controlregister0)
时钟驱动比率控制寄存器0
ARMCLK比率=(ARMDIV + 1)。
HCLK比率=(PREDIV + 1)*(HCLKDIV + 1)
限制更改ARMDIV寄存器。
1.工作注意，ARMCLK应该等于或比HCLK快。(X乘以X是整数)
2。改变PREDIV,HCLKDIV字段在nRESET发布后的12个HCLK周期之后。
基本上，支持更改ARMDIV和HCLKDIV。当修改ARMDIV,PREDIV和
HCLKDIV，用户应注意遵守上面的1号限制。
| CLKDIV0 |
Bit |
Description |
Initial Value |
| RESERVED（保留） |
[31:14] |
- |
0x0 |
| DVS（动态电压缩放） |
最低0.47元/天 解锁文章
1079
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
