数字芯片设计中的时钟分频电路，你了解多少？

最新推荐文章于 2024-07-23 11:30:34 发布

dsp&asic

最新推荐文章于 2024-07-23 11:30:34 发布

阅读量6k

点赞数 2

文章标签：算法

本文链接：https://blog.csdn.net/zhangpeng8810/article/details/124203878

版权

本文详细介绍了数字芯片设计中的时钟分频技术，包括寄存器分频（偶数分频、奇数分频、.5分频、任意小数分频）和ICG（时钟门控）分频。寄存器分频通过计数器产生不同频率的时钟，而ICG分频则用于低功耗设计。各种分频方法的优缺点及实现方式均有探讨。

摘要由CSDN通过智能技术生成

时钟分频电路在数字芯片设计中非常常见，而且也非常重要，正确的符合要求的数字分频电路对功能的正确与否至关重要。现在数字电路设计中的时钟分频主要包括以下几种方法：

1、寄存器分频

寄存器分频就是利用寄存器生成一个计数器，在计数器计数到不同的值时产生时钟翻转信号，该翻转信号就是分频后的时钟。一般情况下寄存器分频能产生我们需要的几乎所有场景下的时钟。根据寄存器分频后时钟与原时钟信号的关系可以分为：偶数分频、奇数分频、.5分频和任意小数分频。

1.1、偶数分频

50%占空比的偶数分频最简单，假设有一个计数器3bits，那么由于计数器的最低bit每个时钟周期翻转一次，那么二分频电路就可以直接对低bit取反即可，四分频和八分频类似，其具体verilog代码及仿真结果如下：

1.2、奇数分频

最低0.47元/天解锁文章

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

dsp&asic

关注关注

2
点赞
踩
45

收藏

觉得还不错? 一键收藏
1
评论
复制链接

分享到 QQ

分享到新浪微博

扫一扫

芯片设计（一）：CRG（Reset&Clock中的ICG）

叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。

04-13

3273

复位大致上就这些东西。主要就是明白这个典型的电路以及复位顺序，后续讲时钟。ICG模块的缩写是integrated Clock Gating的意思, 有些地方把这个东西叫isolate clock gating，应该是不对的。在较为先进的工艺库中一般会直接提供这个模块，不需要自己手动的搭建。但是需要知道其原理。（注：图不想自己画了，所以来自网络）ICG模块一共有着两种形式，或形式或者与形式。其内部逻辑是用一个寄存器和两个与门组成的。我们拿与门作为例子来讲。

任意分频电路的实现（经典）

06-24

本资源详细描述了任意数分频电路的实现电路，非常经典

1 条评论您还未登录，请先登录后发表或查看评论

Mbist和Scan中的clk和rst处理方法详细讨论

最新发布

jinkai0822的博客

07-23

1195

Mbist和Scan中的clk和rst处理方法详细讨论

Verilog：【1】时钟分频电路（clk_divider.sv）

Alex的技术博客

08-10

2979

通过计数器来将时钟进行分频处理的功能，通过修改parameter部分，可以用来修改输出数据的范围大小。

可任意切换分频倍数的时钟分频电路

Evakk的博客

02-12

2504

IC校招笔试题：设计一个可任意切换1-8时钟分频，且无论奇偶分频，时钟占空比均为50%。

时钟分频电路设计--verilog(2分频、3分频、4分频)

m0_48386210的博客

04-22

3668

module divider( input clk, input resetn, output reg clk_d2, output reg clk_d3_pos, output reg clk_d3_neg, output clk_d3, //reg型不能assign赋值？ output reg clk_d4 );reg [1:0]counter; reg [1:0]counter_3; always@(posedge clk or negedge resetn)begin //4分频计数器模块

分频电路(偶分频、奇分频）

HERO--To Be a Linuxer

08-27

7097

在FPGA设计中，时钟可以算作系统的“血液”。在时序电路设计中，几乎所有的信号都需要依靠时钟向前传递，因此在进行VHDL开发前需要确定所需的时钟频率。偶数分频电路 偶数倍分频是最简单的一种分频模式，可通过计数器来实现，有多种实现方法。下面介绍一种最常用的方法。如要进行N倍偶数分频，那么可由待分频的时钟触发计数器计数，当计数器从0计数到N/2-1时，输出时钟进行反转，并给计数器一个复位信号，使

verilog奇偶、小数分频

spx1164376416的博客

04-25

2637

转载自时钟分频电路 时钟分频（clock divide) 每个时钟就是一个在0和1之间周期变化的信号。那么我们在不同的场合可能需要不同的频率的时钟，很多时候我们可以在一个已有时钟的基础上对它进行分频操作，从而得出一个另外更低频率的时钟。我们把这样的电路叫做时钟分频电路，即clock divider。偶数分频相信这个大家都知道该怎么做，我们把时序图画出来，即使你之前完全没有听说过clock divider，看着时序图也可以很快想出来。2分频的另外一个意思是，在clk_out的1个周期内，clk_in经过

数字逻辑课程设计时钟设计 分频电路 + 整点报时 + 校时电路

04-25

基本要求： 1. 利用logisim自带的元器件：各种逻辑门（Gate）、触发器（Flip-Flop）、7段数码管（7-Segment Display）等实现...4. 方波信号使用Clock工具产生，自行设置电路时钟频率和分频电路，使计时贴近真实时间。

基于FPGA的高频时钟的分频和分配设计

12-10

【基于FPGA的高频时钟分频和分配设计】在现代高速、低功耗和低电压的电子系统中，对电路设计的需求日益提高，传统的集成电路设计技术已经难以满足这些高性能系统的需要。随着IC设计和工艺技术的进步，集成电路的...

杭电数字电路课程设计-实验十六-定时与分频实验

11-17

在“杭电数字电路课程设计-实验十六-定时与分频实验”中，学生将深入学习数字电子技术，特别是关于定时器和分频器的设计。这个实验是数字电路教学的重要组成部分，旨在帮助学生掌握基本的数字逻辑设计技能，以及如何...

Quartus 2 RS、D、JK、T、触发器实验报告 D触发器构成二分频、四分频电路

05-26

在这个实验报告中，我们关注的是不同类型的触发器，包括RS、D、JK、T触发器，以及如何利用它们实现分频电路。 1. **RS触发器**： RS触发器是一种基本的无稳态触发器，由两个与非门或或非门以正反馈方式构成。当R和...

用移位寄存器实现小数分频

spx1164376416的博客

05-25

1450

4.5倍分频电路的实现 4.5分频即每9个参考移位寄存器包含2个对称脉冲。下面是非整数分频的一系列步骤。步骤1：使用复位值为000000001的9位移位寄存器，可以在每个时钟上升沿时移位寄存器循环左移一位。步骤2：要产生第1个脉冲，必须使在半周期时移动第1位并将第1位与第2位进行或操作。步骤3：要产生第2个脉冲，第5位和第6位必须在半周期时移动并与原始第6位进行或操作。注意：所有这些移位都是用来保证输出波形不含毛刺的必要操作。上面产生的时钟占空比40%，并且输出不含毛刺。下面为时序图 ver

si5351使用记录

define_Motion的博客

12-13

9243

si5351快速应用

时钟分频与时钟切换

zgezi的博客

07-05

6958

典型情况下SoC要对设计中各种组件提供许多与相位相关的时钟。将主时钟以2^n进行分割来产生同步偶数分频时钟。然而有时候也会需要要求按奇数甚至小数进行分频。在这些情况下，如果没有更高频的主时钟，则无法得到同步分频时钟。a.直接用触发器实现（N=2、N=4）常用双 D-FF 或双 JK-FF 器件来构成，下图的分频电路输出占空比均为 50%，可用 D-FF，也可用 JK-FF 来组成，用 JK-FF 构成分频电路容易实现并行式同步工作，因而适合于较高频的应用场合。而 FF 中的引脚 R、S( P )等引脚如果不

2022年数字IC设计，笔试要求设计一个三分频电路

qq_21952195的博客

09-27

1214

分频方式主要有：奇数分频、偶数分频、小数分频。本题主要解决奇数分频中的三分频问题！

verilog分频电路

weixin_43274923的博客

07-20

1070

二分频电路: module div2( input clk, input rst_n, output reg clk_o ); always@(posedge clk or negedge rst_n) begin if(rst_n) clk_o <= 1'b0; else clk_o <= ~clk; end endmodule 八分频电路： module div4( input clk, input rst_n, output reg clk_o ); reg [2:0] cnt

分频器——秒分频、三分频、五分频、任意分频和偶数分频

热门推荐

SummerXRT的博客

06-11

1万+

占空比占空比：理想的时钟模型是一个占空比为50%且周期固定的方波。时钟周期为T，TH为高脉冲宽度，TL为低脉冲宽度，T=TH+TL。占空比即为高脉冲宽度与周期之比，即TH / T。秒分频计数假设clk是24MHz系统时钟，秒分频产生s_pulse；秒计数模块对s_pulse计数，计数范围0~9，计数结果s_num的位宽为4 个bit位。代码如下 module s_count(clk,rst_n,s_num); input clk,rst_n； output[3:0] s_num;

小白学懂分频器（二）

jackack的博客

07-15

3680

第一个上升沿来临后，计数器从0开始自加1，同时输出1，第二个上升沿来临后，计数器值自加1，输出变为0，第三个上升沿来临计数为2，下一个上升沿来临时，计数器满足要求，开始翻转输出，这样循环。当n不是2的整数次幂时，如n为5，从0计数到n-1，其最高位作为时钟输出（占空比不一定为 50%），即从0计数到4后又返回0，那么需要定义一个三位的寄存器。当进行2、4、8（2的n次）分频时，输出2的n次最高位即为相应分频，并且占空比为50%，但6、10这样的分频，占空比就不是50%了，该怎么办呢？那我们该怎样实现呢？

D触发器实现二分频电路

07-28

D触发器可以用于实现二分频电路。在二分频电路中，输出信号的频率是输入信号频率的一半。要实现二分频电路，可以使用两个D触发器和一些逻辑门。以下是一个基本的二分频电路示意图： ``` _______ _______ IN -->| | | | | D Flip |----->| D Flip |---> OUT CLK -->| Flop 1 | | Flop 2 | |_______| |_______| ``` 工作原理如下： - 输入信号(IN)连接到第一个D触发器的数据输入(D)端。 - 时钟信号(CLK)连接到两个D触发器的时钟输入端。 - 第一个D触发器的输出(Q1)连接到第二个D触发器的数据输入(D)端。 - 第一个D触发器的输出(Q1)也作为电路的输出。当时钟信号(CLK)的上升沿到来时，第一个D触发器会将输入信号(IN)的值存储到内部的状态中。当时钟信号的下降沿到来时，第二个D触发器会将第一个D触发器的输出值存储到内部状态中，并作为电路的输出。由于第二个D触发器只在每个时钟周期的下降沿时更新其输出值，所以输出信号的频率是输入信号频率的一半，实现了二分频功能。需要注意的是，上述示意图中使用的是D触发器，但也可以使用JK触发器或其他类型的触发器来实现相同的功能。具体的电路设计和元件选择可能会根据具体的需求和条件而有所不同。