![](https://img-blog.csdnimg.cn/20201014180756918.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
数字通信
dongtao Lv
专注FPGA开发
展开
-
DDS发生器的verilog实现(三)
DDS发生器的verilog实现(三)前面讲解了正弦波发生器和DDS基础知识,这篇文章主要讲解如何在fpga上实现DDS发生器,同时对上一篇的文章进行补充。确定频率控制字的DDS发生器首先对初始条件做一假设:相位累加寄存器的位宽为n=32位,用来存储离散正弦波的RAM规格为256*8bit,使用的采样频率fc=50Mhz,要求DDS输出波形的频率为f0=1Mhz。则可以通过前面的公式f0 = fc * M / 2^n,可以计算出频率控制字M = 85899345,直接在正弦波发生器的代码上进行修改即可原创 2020-11-24 11:44:42 · 8268 阅读 · 7 评论 -
DDS发生器的频率控制字原理和基本结构(二)
DDS发生器的频率控制字原理和基本结构(二)在正弦波发生器的verilog实现(一)中已经实现了最基本的功能,这篇文章将主要讲解DDS发生器的频率控制字原理和基本结构。在这里先给出DDS发生器的结构框图:下面对结构框图的各部分进行解释:RAM部分:在正弦波发生器的verilog实现(一)部分,我们使用matlab产生了一个周期的正弦波信号,并且在一个周期中采集了256个样点,然后通过导入.coe文件,将这256个样点保存到RAM中,即:RAM中存放的是离散的正弦波信号(一个周期,256个样点),原创 2020-11-23 15:56:47 · 18503 阅读 · 8 评论 -
正弦波发生器的verilog实现(一)
正弦波发生器的verilog实现(一)原创 2020-11-23 10:27:07 · 17120 阅读 · 14 评论