FPGA基础之LUT详解

查找表（LUT）

对于一个有n输入的逻辑运算，则最终有2ⁿ个不同的组合方式。为了便于理解，下面给出一个例子：

上面是一个2输入的例子，该例子对应的组合逻辑电路如下：

该组合逻辑的真值表：


如果使用传统的数字电路的方法，则要实现该组合逻辑电路，需要经过下面几个过程：

1. 通过真值表得到输入和输出之间的逻辑关系；
2. 通过化简卡诺图得到描述输入输出变量关系的逻辑表达式；
3. 通过逻辑电路实现逻辑表达式。
   

众所周知，在设计时序电路时，时序电路的工作性能极为重要。然而，采用传统逻辑门电路实现逻辑关系的方法存在一些严重的缺点：

1. 输入变量从通过逻辑电路到输出变量，存在一定的延迟，该延迟的大小和逻辑电路的复杂程度密切相关。逻辑电路越复杂，延迟越大，因此，延迟是不确定的；
2. 延时