modelsim使用系统函数初始化指令存储器

最新推荐文章于 2023-10-11 15:45:16 发布
最新推荐文章于 2023-10-11 15:45:16 发布
阅读量2.1k 收藏 6
点赞数 1
分类专栏： modelsim 文章标签： cpu 存储 rom
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_35315699/article/details/72765776
版权

在自己动手写cpu这本书中讲到初始化存储器有两种方法：
1：一个是对存储器中每个存储单元依次给出初值
2：使用系统函数$readmemh，但是书上讲解不清楚

下面是我利用系统函数$readmemh实现过程

1：创建一个rom.txt文件，保存rom的初值这里写图片描述
2：在指令存储器rom.v中添加代码这里写图片描述
这是我存放的路径，注意这里路径用”/”而不是”\”
这样仿真就能将指令存储器初始化了这里写图片描述
其中第三行数据就是我的指令存储器的数据

猪也fine
关注
  • 1
    点赞
  • 踩
  • 6
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
系统任务$readmemb和$readmemh
tianxingzhexxxx的专栏
10-28 3111
系统任务$readmemb和$readmemh 这两个系统任务用来从文件中读取数据到存储器中。可以在仿真的任何时刻被执行使用，使用格式共六种： (1) $readmemb(“”，)； (2) $readmemb(“”，,)； (3) $readmemb(“”，，，)； (4) $readmema(“”，)； (5) $readmema(“”，>)； (6) $readmema(“”，，，)；
Flink的低延迟、高吞吐与Task之间的通信机制
淡定一生2333的博客
10-19 2416
Flink自称是一个低延迟、高吞吐、有状态、容错的流式计算矿建。其中容错在之前的《Flink的ExactlyOnce语义与Checkpoint的实现》文章中已经说过了，容错是在数据流中周期性的注入一条CheckPointBarrier记录，各Task看到这种记录时，会将State持久化到后端存储中。如果发生了异常，可以从CheckPoint目录中恢复任务运行以及状态。 本文主要了解下Flink是如何实现低延迟与高吞吐的。 低延迟 VS高吞吐： 低延迟和高吞吐其实是悖论。...
Verilog的系统任务----$readmemh和$readmemb
热门推荐
孤独的单刀
07-12 1万+
你会使用系统函数$readmemh和$readmemb吗？
Modelsim仿真之readmemh函数读取不了文件
最新发布
wzbjwldn的博客
10-11 714
Modelsim仿真之readmemh函数读取不了文件的两种解决方案
lattice关联modelism以及modelism初始化问题
qq_41782879的博客
03-27 375
## lattice 关联 modelsim以及modelsim初始化问题 1.modelsim_10.5的下载地址 链接：https://pan.baidu.com/s/1wW0Do7NxtAdMBPs28v7BdA 提取码：7777 2.安装步骤：可参照以下链接，从步骤1到步骤5（因为其步骤6的软件好像打不开需要密码） 步骤2中的文件在crack文件夹中； https://blog.csdn.net/q...
vivado 仿真工程中$readmemh 使用
weixin_37993576的博客
11-05 8888
原文网站：vivado 仿真工程中$readmemh 使用 – 芯片天地 在verilog 仿真中，有时会使用$readmemh系统函数，帮助仿真者快速装载仿真所使用的数据。在一些简单的仿真中， 我们可以通过initial 来加载仿真的数据，但是当仿真数据比较多的情况下， 就需要使用系统函数加载数据了。$readmemh 系统函数就是用来帮助开发者加载仿真数据的。$readmemh系统函数本身具有文件操作功能，因此不需要$fopen等文件操作。通常来说 ， $readmemh 也被归为文件操作类型的...
modelsim仿真带ROM的程序需要convert_hex2ver.dll
06-21
在 FPGA（Field-Programmable Gate Array）或ASIC（Application-Specific Integrated Circuit）设计中，ROM常用于存储固定的配置数据、初始化程序或者固件。在ModelSim仿真环境中，我们通常需要将数据加载到ROM中...
Applying an Image File to Simulate the VHDL file：使用MATLAB和Modelsim模拟带有图像文件数据的VHDL文件。-matlab开发
06-01
在电子设计自动化（EDA）领域，使用VHDL（Very High Speed Integrated Circuit Hardware Description Language）进行数字逻辑设计是常见的做法。VHDL是一种强大的文本语言，用于描述硬件的行为和结构。然而，在实际...
verilog数字系统设计教程
10-07
- **流程控制**：如always块和initial块，用于定义时序逻辑和初始化过程。 2. **结构描述** - **模块**：Verilog设计的基本单元是模块，每个模块可以包含输入、输出、时钟和其他内部信号。 - **实例化**：通过...
三八译码器_三八译码器_
10-03
`.pof`文件通常是由综合工具生成的配置文件，用于在目标硬件上配置和初始化三八译码器的逻辑。该文件包含了实现特定设计所需的具体门级逻辑信息。 总结来说，三八译码器的VHDL实现涉及了数字逻辑设计的基本原理，...
Modelsim仿真中关于ROM的初始化处理方法
04-09
Modelsim仿真中关于ROM的初始化处理方法
A6DAABAD-1DB2-4374-BF41-8EF63EC24C4A.docx
09-12
7. **源程序**：展示用以实现实验目标的代码，可能包括初始化代码、中断服务程序、数据处理函数等。 8. **运行结果**：记录实验的输出，如设备屏幕显示、串口打印信息，或者通过图表展示传感器数据的变化。 9. **...
Testbench关于$readmemh读取数据异常问题
weixin_53377150的博客
09-30 1998
在DDR仿真验证中，Testbench关于$readmemh读取数据异常问题
Modelsim Failed to open readmem file "rom.data" in read mode.
愚人在思考
09-21 5881
20190921更新： modelsim运行时，工程目录为当前目录，所以$readmemh 调用 rom.data文件的时候，需要添加一个相对于工程目录的路径，或者添加一个绝对路径。 问题描述： 使用Modelsim仿真时，用到了 $readmemh("rom.data",rom); 这行代码，其中rom.data 文件和RTL文件在同一个目录 Modelsim会报： # *...
Modelsim文件读取问题与matlab文件写入
qishi2014的专栏
05-11 2981
reg [15:0] data_mem[3:0];//[1239:0]; initial  begin  $readmemh("ztq1.txt",data_mem); //将sin.txt中的数据读入存储器data_mem  end     reg [11:0] i; always @(posedge clk or negedge rst_n) begin  if(!rst_n)
Modelsim中do文件的使用、读写文件数据
weixin_44726378的博客
03-24 4392
Modelsim 使用do文件进行仿真的编译，比直接的操作软件有有效的多，所以该文章用于整理Modelsim常用的do文件的命令，命令都是一些最基本的命令。 vlib work vmap work work 建立work 逻辑库，运行后在指定的文件下会找到work文件，同时将逻辑库work映射到相应的work文件中。 vlog "./*.v" 直接读取当前文件下的代码文件以及仿真文件，不需要手动添加。但是在使用时要注意设计文件以及仿真文件处于哪一级的目录下面，否则仿真时找不到文件的路径会报错。在
Modelsim窗口顺序打乱后如何恢复初始状态
OK欣
04-13 1943
菜单栏找Layout->reset
实验二 存储器实验
简单点的博客
09-11 4181
学会如何创建只读存储器ROM，以及如何进行ROM中数据的读取
计算机组成原理实验——三、存储器实验
qq_50737715的博客
12-31 3209
4.识别code编码对应的load指令将该数据 从RAM中读出来，结果显示数据的 [31:28][15:12][7:4]。32的RAM，并在 其上封装一个模块，使得其能完成risc-v 的load/store指令功能。可选：用七段数码管显示该数据的全部 32位。3.掌握RISC-V中存储器的存取方式。mysim.v（不用数码管显示）show.v（七段数码管显示）mysim.v（用数码管显示）seven.v（七段数码管）top.v（不用数码管显示）top.v（用数码管显示）div.v（分频器）
$fopen函数在modelsim中的使用
06-08
在 ModelSim 中，可以使用 `$fopen` 函数来打开一个文件并返回一个文件句柄。它的语法如下： ```verilog $fopen(file_name, mode) ``` 其中，`file_name` 是要打开的文件名，`mode` 是文件打开的模式。`mode` 可以是以下值之一： - `"r"`：以只读模式打开文件； - `"w"`：以写模式打开文件，如果文件不存在则创建文件； - `"a"`：以追加模式打开文件； - `"rb"`：以二进制只读模式打开文件； - `"wb"`：以二进制写模式打开文件，如果文件不存在则创建文件； - `"ab"`：以二进制追加模式打开文件。 `$fopen` 函数的返回值是文件句柄，可以用于后续的文件操作，比如读取或写入文件。在使用完文件后，需要使用 `$fclose` 函数关闭文件句柄，以释放资源。例如： ```verilog integer file; file = $fopen("test.txt", "w"); if (file != 0) begin $fputs(file, "Hello World!"); $fclose(file); end ``` 上面的代码会创建一个名为 `test.txt` 的文件，并向文件中写入字符串 "Hello World!"。注意，`$fopen` 函数返回的文件句柄应该被检查以确保文件成功打开，如果返回值为 0 则表示文件打开失败。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值