硬件岗面试问题记录(三)

本文主要记录一些专业面问题及面后的想法,文章根据各岗位、各公司以及时间进行排版(想法仅代表个人-更新至找完工作)。

  • 硬件工程师(H)

a.介绍一下简历中的项目吧

巴拉巴拉(讲了挺久,包括内部电路原理、芯片选型时考虑的因素,小信号放大原理,设计时的想法,为什么使用单电源供电等等,主要侧重于模拟电路知识)

b.做个题:画一下整流Buck电路,讲一下各个器件的作用,纹波电压的大小受哪些因素影响,占空比和输出电压的关系?

画得类似上图即可,其中,开关K1代表三极管或MOS管之类的开关管(以MOS管为例),通过矩形波控制开关K1只工作于截止状态(开关断开)或导通状态(开关闭合),当开关K1闭合时,输入电源VI通过电感L1对电容C1进行充电,电能储存在电感L1的同时也为外接负载RL提供能源;当开关K1断开时,由于流过电感L1的电流不能突变,电感L1通过二极管D1形成导通回路(二极管D1也因此称为续流二极管),从而对输出负载RL提供能源,此时此刻,电容C1也对负载RL放电提供能源。

纹波电压和储能电感、滤波电容、工作频率(开关频率)有关。\frac{V_{o}(1-\delta)}{8CLf^{2}}占空比和输出电压成正比V_{o}=\delta V_{d}

主要是续流二极管、电感的作用,续流二极管选用的型号,是否可以更换为其他器件。

c.SPI、IIC协议了解吗、用过吗,可以讲一下吗?

对应SPI、IIC时序图讲解即可

两种协议使用时其实并没有了解的那么细致,大致看一下后即开始操作底层的寄存器(ARM、单片机)写代码了,但是原理一定要明白、几线、主从、时钟速率。

d.PCB类(该类答得比较差,问题和回答在下面一起贴出)

-画过PCB板吗?几层?-画过,四层。

-当时为什么选择四层?-减少信号的串扰,获得更好的地平面。

-信号线宽是多少?-8mil。

-为什么选8mil?-主要根据PCB制版厂家的加工工艺(6mil及以上是一种加工周期)信号电流8mil足够了。

-为什么不选择10mil的,信号电流怎么计算的?-8mil够了为什么 选10mil的。。。信号电流通过Candence仿真软件计算。

-信号电流仿真时主要考虑哪些参数?板子上的线宽都是8mil的吗?-线宽、铜厚、介质;BGA封装内部是6mil,电源和地使用20mil。

-BGA内为什么选择6mil,既然电源和地线宽都加宽了为什么还要使用4层板?-因为设置完8mil线宽规则后,走进BGA封装内出现规则错误,所以改小线宽,4层板能更好隔绝串扰、同时方便板子走线(主要是器件较多)。

-有算过BGA引脚间距是多少吗?为什么走不下?mil和mm之间的换算?-卡了,BGA封装是直接从库中导入的,间距具体是多少忘了,规则也没细看(确实没用心记这方面的事情)。

-板子的厚度是多少?-这个真没记(都是选择的打样厂家或者软件默认的),我回去看下。

硬件工程师真的是一个需要很宽知识面的职业,并且每一方面都需要知道其细节上原理。

e.对存储芯片了解吗?使用过吗?说下使用的存储芯片的区别。

主要使用过EEPROM、Flash,区别主要从擦写次数、速度、方式展开(不再细述)。除此之外的芯片了解的较少,回去后会进一步学习。

f.对哪些前沿技术有了解?

主要关注FPGA方向上的技术,主要看有xx技术可以运用在现在负责的项目中,可以对系统做出哪些优化。

每一场面试重要的是能够看出自己的不足在哪里。

g.对项目中的硬件设计有什么改进的想法吗?

h.还有一些其他细节方面的问题,因未及时整理,遗忘了。

  • 硬件工程师(C)

该公司是本人感觉问的最全面的公司。

a.请选择一个简历中最熟悉的项目阐述一下。

巴拉巴拉(主要集中在选用了什么类型的芯片,还是集中在模电、数电部分),还涉及到要求将一个集成芯片使用分立器件代替。

b.看你项目中用过单片机,能说一下你是怎么复位的,选用的晶振?

复位的话是将复位引脚接在按键开关上,晶振选用的是8M的有源晶振。

c.能够使用分立器件搭建一个上电复位电路吗?你是怎么解决时钟频率漂移的问题的?

电容加电阻-电容上拉接高电平,电阻下拉接地,中间接复位引脚(就是一道电路题)。时钟漂移时钟抖动的问题暂时没遇到过,没有向这方面学习过。

降低时钟抖动:1、选择相位噪声特性好的晶振,2、采用合理的逻辑电平并用差分形式传输时钟信号,3、谨慎处理PCB上的时钟走线,4、采用FPGA片内锁相环对输入时钟进行锁相。(上述方法均未使用过,谨慎回答)

d.那选用晶振时你都关注哪些参数?(还关注其他参数了吗?会构建无源晶振电路吗)

频率、封装、是否有源。没有。不太熟悉。

对于晶振参数还未进行细致的了解。

e.对分立器件,电容、电阻、电感、三极管了解的多吗?说一下电容的种类、电阻封装和功率之间的关系、电解电容的优点、耐压值可以做的很大吗?核心芯片周围经常有一个大容值的电容,作用是什么?钽电容的一个最大的缺点?

都有基本的了解,电解电容(铝电解、钽电容、固态电容)、陶瓷电容、薄膜电容;电解电容耐压之可以做的很高,经常用于电源低频滤波;钽电容最大的不足就是不适用于大冲击电流和纹波电流的场景。

可以用MOS管搭建一个电平转换电路?D、S可以互换吗?为什么?

电路很简单,不再细述,D、S不可以互换,原因在于内部的体二极管。

大容值的电容是用来给高频开关引脚存储能量用的。

f.知道3W、20H原则吗?为什么会有这样的说法?

三倍线宽,电源内缩地层20H(介质厚度)。可以减少70%的串扰。(10W-98%,100H-98%)。

20H-主要是防止对外辐射干扰和屏蔽外界对自身的干扰,内缩20H则可以将70%的电场限制在接地层边沿内。

g.对硬件工程师的职责了解多少?

总体设计-芯片选型-功耗控制-仿真(散热、安规、EMC、ESD)-规划大致布局(和layout工程师沟通信号应该怎么走线)-BOM表-成品调试-协助进行EMC、安规-编写技术文档。

因面试该公司前已签三方,心态比较放松,和面试管沟通时了解到,已从事硬件工作10年,给出的建议是硬件工程师需要了解的比较杂,同时还需要对基础性原理有十足的掌握,需要强大的模电、数电基础。对自己画出的每一份原理图都需要有详细 的认知,不仅仅只是设计,必须提前做好layout、EMC、ESD、热处理等工作的预判。(就是说你需要去把控,而不是其他工程师说什么就是什么)

  • 硬件工程师(H)

该公司是本人签订三方的公司,类似,不再赘述。

该篇为记录最后一篇。

顺颂时祺

  • 3
    点赞
  • 45
    收藏
    觉得还不错? 一键收藏
  • 0
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值