ctrl+F:搜题
- BUF DW 10H DUP (3 DUP(2,?),1,2 DUP(?),100)为变量BUF分配的内存空间的字节数是()。
先算里面的循环,2和?循环3次是6字节,再加上1(1字节),循环两次是2字节,再加上100(1字节),结果就是10字节,一共要循环10H次(16次),就是160字节。因为DW占一个字,所以为变量BUF分配的内存空间的字节数是320字节。
- 在DATA 2DUP (0,‘0’,30H,0,30H)定义的数据单元中,能够成为3000H的字存储单元有 ____个
注:‘0‘的ASCII是30H
DATA在存储单元中存储的顺序依次为连续的2组,(00H 30H 30H 00H 30H)一组数据单元可组成2个3000H,连续两组能够成为3000H的字存储单元有 4 个。
- 对于十六进制表示的数码19.8H,转换为十进制数时为_____;该数码用压缩BCD码表示时的数据为_____。
19.8
H
转
换
为
D
:
19.8H转换为D :
19.8H转换为D:
1
∗
1
6
1
+
9
∗
1
6
0
+
8
∗
1
6
−
1
=
25.5
D
1*16^1+9*16^0+8*16^{-1}=25.5D
1∗161+9∗160+8∗16−1=25.5D
BCD码(四位二进制表示一位十进制)
25.5
D
转
换
为
B
C
D
码
:
0010
0101.0101
B
25.5D转换为BCD码:0010\ 0101 . 0101B
25.5D转换为BCD码:0010 0101.0101B
- 已知X的补码为10011001,则其原码是____;真值是___。
[
[
x
]
补
]
补
=
[
x
]
原
=
11100111
[[x]_补]_补=[x]_原=11100111
[[x]补]补=[x]原=11100111
真
值
=
−
(
1
∗
2
6
+
1
∗
2
5
+
1
∗
2
2
+
1
∗
2
1
+
1
∗
2
0
)
=
−
103
真值=-(1*2^6+1*2^5+1*2^2+1*2^1+1*2^0)=-103
真值=−(1∗26+1∗25+1∗22+1∗21+1∗20)=−103
- 8086CPU在执行MOV AL.[BX]指令的总线周期内,若BX存放的内容为2034H, B H E ‾ \overline{BHE} BHE和 A 0 A_0 A0的状态分别为 ___ 和 ___
2034H是偶地址
B
H
E
‾
\overline{BHE}
BHE=0有效是奇地址,所以让
B
H
E
‾
\overline{BHE}
BHE=1无效(偶地址)
A
0
A_0
A0=1有效是奇地址,所以让
A
0
A_0
A0=0有效(偶地址)
- 给定一个堆栈区,其地址为 1200 H : 0000 H ∼ 1200 H : 0100 H , S P = 0050 H , A X = 3456 H 1200H:0000H\sim1200H:0100H ,SP=0050H,AX=3456H 1200H:0000H∼1200H:0100H,SP=0050H,AX=3456H,问:
(1)栈顶逻辑地址是什么?
(2)栈底物理地址是什么?
(3)执行PUSH AX,数据在内存中如何放置?
此时SS和SP的内容是什么?
(1)栈顶逻辑位置(SP在哪那就是栈顶):
1200
H
:
0050
H
1200H:0050H
1200H:0050H
(2)栈低物理地址(最后的大地址是栈底):
1200
H
∗
10
H
+
0100
H
=
12100
H
1200H*10H+0100H=12100H
1200H∗10H+0100H=12100H
(3)小端存储
S
S
(
不
变
)
=
1200
H
SS(不变)=1200H
SS(不变)=1200H
S
P
(
压
入
A
X
后
,
S
P
−
2
)
=
004
E
H
SP(压入AX后,SP-2)=004EH
SP(压入AX后,SP−2)=004EH
- 程序段如下:
MOV SP, 0064H
MOV AX, 1234H
MOV BX, 5678H
PUSH AX
POP BX
程序执行后,SP= ____ ,AX= ____ ,BX= ____ 。
SP(SP-2+2)=0064H
AX=1234H
BX=1234H
压入AX,弹出BX ,说明直接把AX内容给了BX(出栈就是直接将栈顶的字拿出)
- 已知AX=14F0H,BX=035CH,Sl=1200H,DS=2000H,(2155CH) =7000H,(215A2H)=75A2H,(215AOH)=7726H,则执行指令ADD AX,[BX+SI+46H]后
AX= ____,BX= ____,ZF= ____ 。
-
A
X
=
[
B
X
+
S
I
+
64
]
+
A
X
AX = [BX+SI+64] + AX
AX=[BX+SI+64]+AX
= [ 15 A 2 H ] + 14 F 0 H = [15A2H] + 14F0H =[15A2H]+14F0H
= [ D S ∗ 10 H + 15 A 2 H ] + 14 F 0 H =[DS*10H+15A2H]+14F0H =[DS∗10H+15A2H]+14F0H
= [ 215 A 2 H ] + 14 F 0 H =[215A2H]+14F0H =[215A2H]+14F0H
( 215 A 2 H ) = 75 A 2 H (215A2H)=75A2H (215A2H)=75A2H
= 75 A 2 H + 14 F 0 H =75A2H+14F0H =75A2H+14F0H
= 8492 H =8492H =8492H - B X = 035 C H BX=035CH BX=035CH
- 8492 H 不 等 于 0 , Z F = 0 8492H不等于0,ZF=0 8492H不等于0,ZF=0
- 已知内存一存储区域如图所示,如下程序段:
MOV BX, 1814H
MOV AX, [BX]
MOV BX, 1811H
MOV BH, [BX]
SUB AH, BH
XOR AH, OFH
执行完成后,AH= ___ 。
B
X
=
1814
H
➡
A
X
=
3938
H
BX=1814H ➡AX=3938H
BX=1814H➡AX=3938H
B
X
=
1811
H
➡
B
H
=
35
H
BX=1811H ➡BH=35H
BX=1811H➡BH=35H
A
H
=
A
H
−
B
H
=
39
H
−
35
H
=
4
H
AH=AH-BH=39H-35H=4H
AH=AH−BH=39H−35H=4H
A
H
和
0
F
H
异
或
后
,
A
H
=
0
B
H
AH和0FH异或后,AH=0BH
AH和0FH异或后,AH=0BH
10.以下宏定义的功能是将一位十六进制数转换为ASCII码,请在空白处填入恰当内容,使程序完整。
HTOA ____
AND AL, OFH
CMP AL, ____
JNA HTOA1
ADD AL, 7H
HTOA1:ADD AL, ____
ENDM
第一空:MACRO (这是宏定义)
第二空:9
第三空:30H
0 ~ 9对应的ASCII码是30H ~ 39H,转换时直接加30h就行了。
十六进制的0AH,0BH,…0FH对应的字符应该是"A",“B”…“F”,"A"的ASCII码是41H,它和0AH差了37h,因此要加7,再加30h。也就是说小于10的数字变成字符只要加30h就行了,大于等于10h的数字要加37h。
- 若(CS)=5200H,物理地址为5B230H,则当CS的内容设为7800H,则物理地址为 ____ 。
C
S
∗
10
H
+
a
=
5
B
230
H
CS * 10H + a =5B230H
CS∗10H+a=5B230H
a
=
5
B
230
H
−
(
C
S
∗
10
H
)
=
9230
H
a=5B230H-(CS*10H)=9230H
a=5B230H−(CS∗10H)=9230H
7800
H
∗
10
H
+
9230
H
=
81230
H
7800H*10H+9230H=81230H
7800H∗10H+9230H=81230H
- 将DX寄存器的高3位置1,其余位不变的一条逻辑指令是 ____ 。
置1 用OR(有1则1)
OR DX, 0F000H
(要点:①这是字,位要写全。②十六进制字母前要写0)
- 8086系统中,设有一个8个字的数据区,数据区的起始地址为2100:2A10H,则该数据区首末字单元的物理地址分别是 ____ 和 ____ 。
首
单
元
物
理
地
址
=
段
地
址
(
前
)
∗
10
H
+
有
效
地
址
(
后
)
=
23
A
10
H
首单元物理地址=段地址(前)*10H+有效地址(后) =23A10H
首单元物理地址=段地址(前)∗10H+有效地址(后)=23A10H
末
地
址
=
首
地
址
+
(
字
数
−
1
)
∗
2
末地址=首地址+(字数-1)*2
末地址=首地址+(字数−1)∗2(如果为字节数就不需要乘2了)
=
23
A
10
H
+
0
E
H
=23A10H+0EH
=23A10H+0EH(这个14需要转换成16进制进行计算)
=
23
A
1
E
H
=23A1EH
=23A1EH
- 已知: AX=4567H,BX=9ABCH,执行了下面的程序后,AX= ____ ,BX= ____ 。
CMP AX,BX
JG NEXT
XCHG AX,BX
NEXT:NOT AX
JG代表的是有符号数大于则跳转,可以从此看到BX为负数,所以AX>BX,(XCHG交换不执行)直接跳转到取反AX,AX=0BA98H,BX不变。
- 某一SRAM芯片其容量为2KB(2K×8),除电源和接地线之外,该芯片引出线的最小数目是()。
A、24
B、26
C、20
D、21
2KB:11根地址总线
8bit:8根数据总线
RAM最少2根控制总线
ROM最少1根控制总线
- 某计算机内存按字节编址,内存地址区域从44000H到6BFFFH,共有()K字节。若采用16K×4bit的SRAM芯片,构成该内存区域共需()片。
6
B
F
F
F
H
+
1
−
44000
H
=
28000
H
6BFFFH+1-44000H=28000H
6BFFFH+1−44000H=28000H
(
2
∗
1
6
4
+
8
∗
1
6
3
)
/
2
10
(2*16^4+8*16^3)/2^{10}
(2∗164+8∗163)/210
=
(
2
∗
2
16
+
8
∗
2
12
)
/
2
10
=(2*2^{16}+8*2^{12})/2^{10}
=(2∗216+8∗212)/210
=
2
∗
2
6
+
8
∗
2
2
=
160
K
B
=2*2^6+8*2^2=160KB
=2∗26+8∗22=160KB
160
/
16
∗
2
=
20
片
160/16*2=20片
160/16∗2=20片(内存按字节编址,八字节一单元)
- 进行地址译码时,若某块存储芯片采用部分译码法,且有3根地址线未用,这意味着存储单元将有 ____ 个地址。
部分译码: n 条 地 址 线 确 认 2 n 个 地 址 n条地址线确认2^n个地址 n条地址线确认2n个地址。
- 某计算机字长32位,其存储容量为64MB,若按字编址,它的存储系统的地址线至少需要 ____ 条。
字
节
编
址
8
位
一
单
元
,
32
/
8
=
4
字节编址8位一单元,32/8=4
字节编址8位一单元,32/8=4
64
M
B
/
4
=
16
M
B
64MB/4=16MB
64MB/4=16MB
16
M
B
=
2
24
16MB=2^{24}
16MB=224
24条地址线
- 用2K×8的SRAM芯片组成16K×16的存储器,其共需SRAM芯片 ____ 片,片内地址和产生片选信号的地址分别为 ____ 、 ____ 位,需要地址多少位做芯片选择?
16
片
按
8
∗
2
排
列
,
每
列
有
8
片
,
即
2
3
片
,
故
要
3
位
片
选
信
号
16片按8*2排列,每列有8片,即2^3片,故要3位片选信号
16片按8∗2排列,每列有8片,即23片,故要3位片选信号
每
片
有
2
K
,
即
2
11
K
,
故
要
11
位
片
内
地
址
。
每片有2K,即2^{11}K,故要11位片内地址。
每片有2K,即211K,故要11位片内地址。
14
条
地
址
线
,
11
条
片
内
地
址
线
,
所
以
需
要
3
位
(
14
−
11
)
地
址
线
(
A
11
、
A
12
、
A
13
)
进
行
译
码
,
也
就
是
需
要
地
址
3
位
做
芯
片
选
择
14条地址线,11条片内地址线,所以需要3位(14-11)地址线(A11、A12、A13)进行译码,也就是需要地址3位做芯片选择
14条地址线,11条片内地址线,所以需要3位(14−11)地址线(A11、A12、A13)进行译码,也就是需要地址3位做芯片选择
- 若用2k×4位芯片组成一个8k×8位存储器,则地址0B1FH所在芯片的最小地址是( )。
用2K×4位的芯片组成一个8K×8位存储器,共需8片2K×4位的芯片,分为4组,每组由2片2K×4位的芯片并联组成2K×8位的芯片,各组芯片的地址分配如下:
第一组(2个芯片并联):0000H~07FFH。
(
2
K
=
2
11
b
i
t
2
11
=
2
3
+
2
4
+
2
4
=
0800
H
0800
H
−
1
=
07
F
F
H
2K=2^{11}bit\qquad2^{11}=2^3+2^4+2^4=0800H \qquad 0800H-1=07FFH
2K=211bit211=23+24+24=0800H0800H−1=07FFH)
第二组(2个芯片并联):0800H~0FFFH。
第三组(2个芯片并联):1000H~17FFH。
第四组(2个芯片并联):1800H~1FFFH。
地址0B1FH所在的芯片属于第二组,故其所在芯片的最小地址为0800H。
- 某台计算机的内存储器设置有32位的地址线,16位并行数据输入/输出端,它的最大存储量是 ____
2^32*2=8GB
- 在8086系统中,假设地址总线A15~A19输出01001时译码电路产生一个有效的片选信号。这个片选信号将占有主存从 ____ 到 ____ 的物理地址范围,共有容量 ____。
A
19
A
18
A
17
A
16
A
15
A
14
A
13
A
12
.
.
.
A
0
A_{19}A_{18}A_{17}A_{16} A_{15}A_{14}A_{13}A_{12}...A_{0}
A19A18A17A16A15A14A13A12...A0
1
0
0
1
0
0
0
0
.
.
.
0
90000
H
\quad1\quad0\quad0\quad1\quad0\quad0\quad0\quad0\quad...0\qquad 90000H
10010000...090000H
1
0
0
1
0
1
1
1
.
.
.
1
97
F
F
F
H
\quad1\quad0\quad0\quad1\quad0\quad1\quad1\quad1\quad...1\qquad 97FFFH
10010111...197FFFH
地址范围:
90000
H
∼
97
F
F
F
H
90000H\sim 97FFFH
90000H∼97FFFH
容量:8000H(32KB)
- 8086系统中内存储器地址空间为1M,而在进行IO读写时,有效的地址线是()
A. 高16位
B. 低16位
C. 高8位
D. 低8位
在每个总线周期开始时,用做地址总线的低16位(A15~AO),给出内存单元(或I/O端口)的地址。
- 以下存储器中,CPU不能直接访问的是( )。
A、辅存
B、Cache
C、RAM
D、ROM- 电擦写可编程只读存储器的缩写是 ____ 。
- (判断)程序必须送到内存储器,计算机才能够执行相应的命令。()
- 8086CPU从偶地址访问内存1个字时需占用 ___ 周期,而从奇地址访问内存1个字操作需占用 ___ 周期。
- 微处理器是由 ___ 、___ 、___ 、___等4部分组成。
- 微型计算机的系统总线有三种:___ 、___ 、___。
- 微型计算机系统的主要性能指标有:___ 、___ 、___ 、___ 、___ 、___。
- 如果按字长来划分,微型机可分为8位机、16位机、32位机等。所谓32位机是指该计算机所用的CPU同时能处理 ___。
- 计算机软件通常分为 ___ 和 ___两大类。
- 微型计算机硬件主要由 ____ 、存储器、输入输出设备和系统总线构成。
- (判断)数零的原码、反码不唯一()
- (判断)数据总线是单向总线。()
- (判断)ENIAC计算机采用的电子器件是集成电路。()
- (判断)寄存器由具有特殊用途的部分内存单元组成,是内存的一部分。()
- 所谓n位的CPU,这里的n是指()。
A、地址总线数
B、数据总线数
C、控制总线数
D、I/O线数- lntel8088微处理器内部采用()位的字进行操作。
(16位的CPU就能在单位时间内处理字长为16位的二进制数据。)- 具有指令流水线功能的CPU,其特点是( )。
A、提高CPU运行速度
B、提高DMA的传递速度
C、提高存储器的存取速度
D、提高I/O处理速度
- 8086微处理器在访问四个当前段是,堆栈段的偏移量由 ___ 提供。
堆栈操作时,段基址是(SS (堆栈段寄存器))寄存器指出,段内偏移量由(SP(堆栈指针))寄存器指出。 程序在执行时,SS首先要定位到堆栈段起始位置,如:****:0000。 然后SP再指向这个位置,在操作不同的堆栈地址时,都要让SP指出其偏移量。
- 若8086CPU的引脚 M N / M X ‾ MN/\overline{MX} MN/MX接 ___ ,则当执行OUT指令时,其引脚信号 M / I O ‾ M/\overline{IO} M/IO= ___ 、 R D ‾ \overline{RD} RD= ___ 和 W R ‾ \overline{WR} WR = ___ (填写高、低电平)
第一空:他没说最大还是最小工作模式(最大就接GND(接地)(低电平),最小就接Vcc(高电平)),所以统一接
+
5
v
+5v
+5v(电源)
第二空:OUT指令对应
I
/
O
I/O
I/O(外设)端口所以这空写
低
电
平
低电平
低电平(0)(IN指令对应的是主存端口)
第三空:
R
D
‾
\overline{RD}
RD 0有效(读 输入 接收),这道题说输出(OUT),所以就是高电平1无效。
第四空:
W
R
‾
\overline{WR}
WR 0有效(写 输出 发送),这道颗说输出(OUT).所以低电平0有效。
- 一个含有16个字节数据的变量,它的逻辑地址为1000H:0100H,那么该变量的最后一个字节数据的物理地址是多少?
逻辑地址1000H:0100H对应的物理地址是10100H;
第1个字节是首地址+0;
第16个字节就是首地址+0FH,即1010FH。
- (判断)因为数据1234H为偶数据,故称其为对准字。()
ARM汇编里的对准字是指数据的起始地址是4的倍数,不是对准字就是起始地址不是4的倍数 在8086汇编里一个字是16位,也就是2个字节,所以对准字是起始地址为2的倍数
- (判断)8086系统中,在对存储器进行写访问时,地址线有效和数据线有效的时间关系应该是数据线较先有效。
地址线、数据线和存储容量之间的关系:地址线一次确定一个存储单元,地址线上值可能取的所有组合确定了存储单元的个数,所以, 存 储 单 元 的 个 数 = 2 地 址 线 的 条 数 存储单元的个数=2^{地址线的条数} 存储单元的个数=2地址线的条数。 地址线用来传输地址信息的。比如,cpu在内存或硬盘里面寻找一个数据时,先通过地址线找到地址,然后再通过数据线将数据取出来。
- (判断)在最小工作模式下,8086CPU在每个时钟脉冲的上升沿处,对HOLD引脚上的信号进行检测。
数字电平从低电平 (数字“0”)变为高电平 (数字“1”)的那一瞬间 (时刻)叫作上升沿。 当外部逻辑把 HOLD 引脚置为高电平时,8086 在完成当前总线周期以后进入 HOLD (保持)状态,让出总线控制权。
- 8259A工作在8086/8088模式,初始化命令字 I C W 2 = 70 H ICW_2=70H ICW2=70H,若在 I R 3 IR_3 IR3处有一中断请求信号,这时它的中断向量号为 ____ ,该中断的服务程序入口地址在内存物理地址为 ____ 到 ____ 的4个内存单元中。
I C W 2 : ICW_2: ICW2:
D 7 D_7 D7 | D 6 D_6 D6 | D 5 D_5 D5 | D 4 D_4 D4 | D 3 D_3 D3 | D 2 D_2 D2 | D 1 D_1 D1 | D 0 D_0 D0 |
---|---|---|---|---|---|---|---|
T 7 T_7 T7 | T 6 T_6 T6 | T 5 T_5 T5 | T 4 T_4 T4 | T 3 T_3 T3 | 0或1 | 0或1 | 0或1 |
I
R
IR
IR代表
I
C
W
2
ICW_2
ICW2的后三位,
I
R
3
IR_3
IR3则表示后三个数是011
I
C
W
2
=
70
H
ICW_2=70H
ICW2=70H,变为二进制为0111 0000,将后三位变成011即可(0111 0011B ),所以中断向量号为
73
H
73H
73H
73
H
∗
4
=
1
C
C
H
73H*4=1CCH
73H∗4=1CCH,所以该中断的服务程序入口地址在内存物理地址为在
001
C
C
H
到
001
C
F
H
001CCH到001CFH
001CCH到001CFH的4个内存单元中
- 已知中断向量表的一段地址和对应的内容如下表。当前指令的 C S = 1000 H CS=1000H CS=1000H, I P = 0280 H IP=0280H IP=0280H, S P = 1800 H SP=1800H SP=1800H, F L A G FLAG FLAG中的 P S W = 0241 H PSW=0241H PSW=0241H,执行一条双字节指令 I N T 7 INT 7 INT7后,下列寄存器和栈顶相关单元偏移地址的内容是多少?
(1)执行后 INT 7后,4个寄存器的值分别是
CS= ____ , IP= ____ ,SP= ____ ,PSW= ____
中断响应过程:
①取中断类型号:
②标志寄存器(PSW)入栈
③清除IF和TF标志(PSW中)
④CS和IP入栈
⑤获取中断向量(N*4开始的单元取两字分别给IP和CS,获取中断处理程序入口地址)
①n=7
在第三步的时候需要将PSW中的IF、TF清零(将PSW转成二进制,一一对应下面这个表,将IF和TF所在位置的数变为0即可。)
C
S
=
4030
H
,
I
P
=
2010
H
,
S
P
=
17
F
A
H
,
P
S
W
=
0041
H
CS=4030H,IP=2010H,SP=17FAH,PSW=0041H
CS=4030H,IP=2010H,SP=17FAH,PSW=0041H
- 在最小8086模式下,分时使用 A D 0 − A D 15 AD_0 - AD_{15} AD0−AD15,所以必须外接地址锁存器,当总线上为地址信息时,通过 ____ 信号将地址送入地址锁存器。
- 8086有两种外部中断请求线,分别是 ___ 和 ___。
- 8086的标志寄存器共有9个标志位,分为6个 ___ 标志位和3个 ___ 标志位。
- 8086CPU基本总线周期中,地址信号在 ___ 时间发生。
- 8086CPU在作总线操作时,遇到Ready=1后可插入()。
A、1个等待周期
B、等待周期个数由具体情况所定
C、2个等待周期
D、3个等待周期- 在8086CPU中,当控制线 R e a d y ‾ = 0 \overline{Ready}=0 Ready=0时,应在()之间插入等待周期Tw。
- 在8086CPU从总线上撤销地址,使总线的低16位置成高阻态,其最高4位用来输出总线周期的() 。
A、数据信息
B、控制信息
C、状态信息
D、地址信息- 在微型计算机中用作指针寄存器的通用寄存器是()。
A、SP和BP
B、AX和BX
c、CS和IP
D、CS和CX- 8086系统配置在最大方式比最小方式增加的一片专用芯片是( )。
- 在EU中,具有数据加工与处理作用的功能部件是( ) 。
- 在8086微机系统中,完成对指令译码操作功能的部件是()。
A、BIU
B、EU
C、SRAM
D、DRAM- 8086CPU从功能上可分为两单元,即总线接口单元和 ___ 单元。
- 8086CPU存储器可寻址1MB的空间,对 I / O I/O I/O进行读写操作时,20位地址线中只有()有效。
A、高16位
B、高8位
C、低16位
D、低8位- 在8088系统中,对存储器进行读操作时,CPU输出控制信号有效的是()
A、 I O / M ‾ = 0 , R D ‾ = 0 IO/\overline{M}=0,\overline{RD}=0 IO/M=0,RD=0
B、 I O / M ‾ = 0 , R D ‾ = 1 IO/\overline{M}=0,\overline{RD}=1 IO/M=0,RD=1
C、 I O / M ‾ = 1 , R D ‾ = 0 IO/\overline{M}=1,\overline{RD}=0 IO/M=1,RD=0
D、 I O / M ‾ = 1 , R D ‾ = 1 IO/\overline{M}=1,\overline{RD}=1 IO/M=1,RD=1- 8086工作在最小方式时CPU引脚 M N / M X ‾ MN/\overline{MX} MN/MX应接 ___ ,最大和最小工作方式的应用场合分别是 ___ 和 ___。
- 8086微处理器访问存储器时,物理地址是由段地址和偏移地址共同决定的,CPU中负责生成物理地址的部件称作 ___ 。
- 在8086最小工作模式下,决定CPU最终接受或发送数据的引脚是
- 在8086中,ALE信号的功能是 ___ 。
- 在8086最小模式的典型配置中,需 ___ 片双向总线收发器8286。
- 逻辑地址是由 ___ 和 ___ 组成。其中,段寄存器中存放的是 ___ 。
- 8086CPU数据线和地址线是以 ___ 方式轮流使用的。
- lntel8088的引脚 M N / M X ‾ MN/\overline{MX} MN/MX接地,则工作于 ___ 工作模式.
- Intel8086/8088芯片的地址线有 ___ 条,因此可寻址的存储器空间有 ___ 字节。
- 当存储器的读出时间大于CPU所需要的时间时,为了保证存储器与CPU的周期配合就要利用 ___ 信号,使CPU在 ___ 后插入一个 T w T_w Tw状态。
- (判断)设DS:75H存储单元开始存放11H、22H和33H,若要求占用的总线周期最少,则需要2条指令才能将这3个数据读入CPU中,这时需要占用3个总线周期。()
- (判断)当总线请求部件受到HLDA信号后,就获得了总线控制权,在其控制总线时期,HOLD和HLDA都保持高电平。()
- (判断)8086CPU的逻辑段允许段的重叠和交叉。()
- (判断)8086CPU在读入数据前,其 D 15 ∼ D 0 D_{15}\sim D_0 D15∼D0线先变为了高阻状态。
- 8086系统中,SP ( ) 。
A、只能指向奇地址单元
B、只能指向偶地址单元
C、最好指向偶地址单元
D、最好指向奇地址单元
对于16位代码,每次压栈压入2个字节,对齐偶地址单元;
对于32位代码,每次压栈压入4个字节,对齐4字节地址单元;
- 8088/8086的存储器组织是将存储器划分为段,可作为段起始地址的是()。
A、185A2H
B、00020H
C、01003H
D、OAB456H
8086/8088 CPU有20根地址线,这样可以直接寻址的物理地址空间为1M字节(存储单元以字节为单位),范围是00000H至FFFFFH。
1M字节地址空间划分为若干逻辑段。每个逻辑段必须满足如下两个条件:
1.逻辑段的开始地址必须是16(10H)的倍数,因为段寄存器长为16位;
2.逻辑段的最大长度为64K,因为指针寄存器长为16位。
- CPU在执行OUT DX,AL指令时,往地址总线上送出的有效信号是()。
A、DX寄存器所存放的地址
B、AL寄存器所存放的数据
C、 I O R ‾ 、 I O W ‾ \overline{IOR}、\overline{IOW} IOR、IOW
D、 M E M R ‾ \overline{MEMR} MEMR、 M E M W ‾ \overline{MEMW} MEMW
OUT DX,AX的意思是把AX的内容送到地址为DX的端口上,则要把DX的内容送到地址总线上以选择端口,然后再传送AX的内容。在8086中实际上AX,DX都是送到相同的总线上的,指示总线分时复用,先传DX,用作地址线,后传AX,用作数据线
- 8086CPU最小可寻址单位是( ) 。
A、比特
B、字节
C、双字
D、四字
一个地址单位装着8位,也就是字节
- 下列四个寄存器中,不允许用传送指令赋值的寄存器是( ) 。
A、CS
B、DS
C、ES
D、SS
CS不可以直接赋值,这个段寄存器的值要由系统设置。其他的DS、ES、SS都可以用MOV赋值,但不能用立即数。
- —条计算机指令中规定其执行动作的部分称为()。
A、源地址码
B、操作码
c、目标地址码
D、数据码
一条计算机指令中规定其执行功能的部分是操作码。 操作码指计算机程序中所规定的要执行操作的那一部分指令或字段 (通常用代码表示),其实就是指令序列号,用来告诉CPU需要执行哪一条指令。 指令系统的每一条指令都有一个操作码,它表示该指令应进行什么性质的操作。 不同的指令用操作码这个字段的不同编码来表示,每一种编码代表一种指令。 组成操作码字段的位数一般取决于计算机指令系统的规模。
- 执行下面指令序列后,结果AX的值是( )。
MOV AL,90H
CBW
A、0FF90H
B、8090H
c、0090H
D、0F90H
CBW 字节转换为字指令
执行的操作:AL的内容扩展到AH,形成AX中的字。
AL符号扩展为AX。在8086中CBW指令将AL的最高有效位D7扩展至AH,即:如果AL的最高有效位是0,则AH = 00,AL的最高有效位为1,则AH = FFH。AL不变。(即将AL的符号位移至AH)
CBW属符号扩展指令,它可以把8位扩展到16位,扩展前后两数的真值不变,主要用于数据类型不同时用符号扩展指令可以使得数据类型相同。
- (判断)在DD数据定义的语句中,如果操作数是变量名或标号名,则其分配的存储单元里将存放变量或标号的逻辑地址,前两个单元存放段基址,后两个单元放段内偏移地址。( )
前两个单元是偏移地址,后两个单元是段基址。
- (判断)基址加变址寻址方式,操作数只可在数据段中。( )
操作数也可在堆栈段中。
- (判断)伪指令是在汇编中用于管理和控制计算机相关功能的指令。( )
伪指令是用于告诉汇编程序如何进行汇编的指令。它既不控制机器的操作也不被汇编成机器代码,只能为汇编程序所识别并指导汇编如何进行。而汇编指令是面向机器的,这才是控制计算机相关功能的指令。
- (判断)汇编语言中所有的条件转移指令都是2字节指令,即转移指令的下一条指令到目标地址之间的距离必须在-128~+127的范围内。( )
段内短转移IP的修改范围为-128~127。
段内近转移IP的修改范围为-32768~32767。
- (判断)串操作指令中,目的操作数的段地址一定在DS寄存器中。()
DS:SI指向源操作数串,ES:DI指向目的操作数串
- (判断)用以访问存储器操作的地址表达式中,只要出现BP寄存器,系统就默认以段寄存器SI的内容作为存储器操作数的断地址。( )
BP寻址,默认的段寄存器是SS。
- (判断)指令的操作数使用存储器寻址方式,说明操作数保存在主存储器中。()
直接寻址时,形式地址A为有效地址,即操作数在主存储器的地址,也就是说操作数在主存储器。
- 若VAR是数据段中定义的字变量,则指令MOV AL,VAR是正确的。
VAR是字变量,不可存入AL
- 在字符串操作指令中,DS:SI指向源串,ES:DI指向目的串。
- (判断)8086CPU进行堆栈操作时,可依需要进行字节或字操作。( )
- (判断)8086指令中的目的操作数可以采用立即数寻址方式。( )
- (判断)8086指令中的源操作数与目的操作数的寻址方式不能同时为内存寻址方式。()
- 下列能使CF标志位置1的指令是( ) 。
A、CMC
B、CLC
C、STC
D、CLD- 已知(BP) =0100H,(DS) =7000H,(SS) =8000H,(80100H)=24H,,(80101H)=5AH,(70100H) =01H,(70101H) =02H,指令MOV BX,[BP]执行后,(BX)= ( ) .
A、0102H
B、0201H
C、245AH
D、5A24H- 若(BX) =1000H,(DS) =2000H,(21000H) =12H,(21001H) =34H,执行指令LEA SI,[BX]后,Sl寄存器的内容是( )。
A、1234H
B、3412H
C、1000H
D、0010H- 寄存器间接寻址方式中,要寻找的操作数位于( )中。
A、通用寄存器
B、内存单元
c、段寄存器
D、堆栈- 汇编语言程序中可执行的指令位于()中。
A、数据段
B、堆栈段
c、代码段
D、附加数据段- 指令OR AL,[BP+SI]的源操作数一般放在内存中的( )。
A、数据段中
B、堆栈段中
C、附加段中
D、代码段中- 指令XOR BL,[BX+SI]的源操作数一般放在内存中的( )。
A、数据段中
B、堆栈段中
c、附加段中
D、代码段中- LOOP指令执行时,隐含的寄存器是( ) 。
A、SP
B、BX
C、Dl
D、CX- 循环移位指令ROR的作用是()
A、将操作数右移,最低位移入最高位和CF。
B、将操作数右移,最低位移入最高位。
C、将操作数右移,最低位移入CF,CF移入最高位。
D、将操作数右移,最低位进入CF,最高位移入0。- 下列堆栈操作指令中,正确的指令是()。
A、POP [BX]
B、PUSH 123H
C、POP CS
D、PUSH AH- DOS系统功能调用方式为:(1)置入口参数;(2)中断功能号送 ____ 寄存器后,执行的指令是 ____ 。
- INC指令不影响 ____ 标志位。
- 在数据定义中,如果将“abcdefg”作为字符串表示时,应使用的伪指令是( )。
定义字符串用DB
- 以下内容不是标号和变量属性的是() 。
A、段属性
B、地址属性
C、偏移属性
D、类型属性- DOS功能调用中采用屏幕显示单个字符,被显示字符的ASCII值保存在()寄存器中。
A、AL
B、AH
C、DL
D、DH- DOS功能调用中,从键盘读取一个字符并回显的功能号是( ) 。
A、01H
B、02H
C、09H
D、OAH- 循环程序设计中,要考虑的核心问题是( )。
A、循环的次数
B、选择循环结构
C、设置循环参数初始值
D、修改循环控制参数- 有如下定义语句:BVAR DB 101B,7,‘D’,OFH,-1,2×56,则BVAR+4内存单元中的字节内容是( ) 。
A、44H
B、OFH
C、FFH
D、70H
- 对于宏指令和子程序,下列说法不正确的是( ) 。
A、宏指令不能简化目标程序
B、子程序可以简化目标程序,但执行时间长
C、子程序在执行过程中由CPU处理
D、宏指令在执行时要保护和恢复现场
子程序开始应该保护使用到的寄存器内容,子程序返回前相应进行恢复。
- 将内存变量BUF1的偏移地址送入寄存器BX的指令是( ) 。
A、MOV BX,BUF1
B、MOV BX,[BUF1]
C、MOV BX,OFFSET BUF1
D、MOV BX,SEG BUF1
操作符OFFSET在汇编语言中是由编译器处理的符号,它的功能是取得标号的偏移地址([bx,bp,si,di])
SEG取得标号的段基址。
- 指令MOV AX,ES:[BX+0100H]中,源操作数位于主存储器单元中;读取的是附加段的存储单元内容。
- 计算机指令通常由 操作数 和 地址码 两部分组成;
指令对数据操作时,按照数据的存放位置可分为:立即数 、 寄存器操作数 和 存储器操作数。- 在8086系统中,除I/O指令外,具有双操作数的指令中,目的操作数只能采 寄存器 寻址方式或 存储器 寻址方式。
- 主程序和子程序相互之间参数传递的方法有3种,它们是:寄存器、存储器、堆栈
- 将汇编应用源程序翻译成目标程序的过程称为汇编过程,产生的目标文件的扩展名为 .obj
- 执行指令RET,返回调用的主程序,此时的返回地址来自于 堆栈
- 宏指令是程序中一段具有独立功能的代码,通常用于程序功能段短且传递参数较多的场合。
- 伪指令是发送给 汇编程序的命令,在汇编过程中由汇编程序进行处理。
- 机器指令是CPU能直接识别并执行的指令,每条指令对应CPU一种特定操作,在运行时由CPU执行。
- 汇编语言的语句可由4部分组成,其中名字、操作符、操作数、注释是必须具备
- 汇编语言是一种面向机器的程序设计语言,采用助记符表示操作码和操作数。
- 寻址方式的含义是寻找操作数或操作数地址;8086指令系统的寻址方式按照大类可分为数据寻址方式和 地址寻址方式。
- 在数据段或代码段的最开始,常用伪指令ORG n来定义段的偏移地址初值,该初值的范围是0000H~FFFFH。
- 在进行DOS系统功能调用时,功能号应置入寄存器AH之中。
- 双端口存储器之所以能高速进行读/写,是因为采用两套相互独立的读写电路。
- 随机存储器即RAM是指:存储器中存取操作与存储单元物理位置的顺序无关。
- 在Cache的地址映射中,若主存中的任意一块均可映射到Cache内的任意一块的位置上,则这种方法称为全相联映射。
- 虚拟存储器是以存储器访问的局部性原理为基础,建立在主存-辅存物理体系结构上的存储技术。
- 交叉存储器实质上是一种多模块存储器,它用流水方式执行多个独立的读写操作。
- 多模块交叉存储器和双端口存储器属于并行存储器结构,其中前者采用时间并行技术,后者采用空间并行技术。
- 接口电路中,一般有数据、控制、状态端口,才能满足和协调外设工作要求。
- 所谓“端口"是指一些可以由CPU读或写的寄存器 。
- 8255A的PA口工作在方式2,PB口工作在方式1时,PC口全部引脚均作联络信号
- 当8255A的PA口工作于方式1时,对PC4置位,其作用是开放输入中断。
- 8255A工作于方式2时,A口可作双向传输,C口的 P C 7 ∼ PC_7\sim PC7∼,为A口提供控制线和状态线,该控制线和状态线(C)。
A、由编程初始化决定
B、由硬件连接决定
C、固定配搭
D、可由程序改变的
- 8255端口A工作在方式2,其端口功能是双向。
方式2(双向选通传送方式)
- 读8255的B口时 A 1 、 A 0 、 R D ‾ 、 W R ‾ 、 C S ‾ A1、A0、\overline{RD}、\overline{WR}、\overline{CS} A1、A0、RD、WR、CS为01010。
B口:0(A1)、1(A0)
读信号:
R
D
‾
\overline{RD}
RD有效:0、
W
R
‾
\overline{WR}
WR无效:1
C
S
‾
\overline{CS}
CS选通信号:0
- 对8255的C口D3位置1的控制字为()。
端口C:前四位(D7、D6、D5)全是0
D3:PC3:011
置位1:1
控制字为:00000111
- 8255工作在方式1输入时,将端口C的PC4置位,应执行(00001001➡控制口)操作。
PC4:1 0 0
置1 :1
00001001
控制端口写控制字
- 8255A芯片的地址线A1、A0分别接8086的A2、A1,8086芯片的A0参与8255A的片选译码,接到74LS138的 G 2 A ‾ \overline{G2A} G2A。该接口芯片初始化指令为OUT 8EH,AL则8255A的PA口地址为(88H)。
- 8253端口地址为40H~43H,通道0作为计数器,计数时钟频率为1MHZ。下列程序段执行后,输出脉冲的频率是( )。
MOV AL,36H
OUT 43H,AL
MOV AX,20000
OUT 40H,AL
MOV AL,AH
OUT 40H,AL
1 0 6 / 20000 = 50 H z 10^6/20000=50Hz 106/20000=50Hz
- 定时/计数器8253无论工作在哪种方式下,在初始化编程时,写入控制字后,输出OUT 变为相应的高电平或低电平。
- 微型计算机声卡要输出声音信号,必须使用D/A转换器。(一种将二进制数字量形式的离散信号转换成以标准量(或参考量)为基准的模拟量的转换器)