自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(3)
  • 资源 (2)
  • 收藏
  • 关注

原创 ZYNQ flash在QSPI模式下不能下载,下载后不能正常运行

ZYNQ flash在QSPI模式下不能下载,下载后不能正常运行在AR# 70548文档介绍:烧写FLSASH尽管强烈推荐使用JTAG引导模式,但是对于以QSPI模式启动的设备有一个解决方案:新建在FSBL工程(新建,和之前用来生成BOOT.BIN用的fsbl.elf不是同一个)mian.c文件中main函数383行后面增加BootModeRegister = JTAG_MODE; (位置不要放错,其他函数也有类似的位置)。编译成又一个FSBL_Loader.elf文件。这个是用来下载的,之前那个是用来

2021-04-29 15:23:54 6812 4

原创 2020-06-30

高速差分信号电气规范要求其发送端串接一个电容,以进行AC耦合。该电容也被称为AC耦合电容。PCIe链路使用差分信号进行数据传送,一个差分信号由D+和D-两根信号组成,信号接收端通过比较这两个信号的差值,判断发送端发送的是逻辑“1”还是逻辑“0”。与单端信号相比,差分信号抗干扰的能力更强,因为差分信号在布线时要求“等长”、“等宽”、“贴近”,而且在同层。因此外部干扰噪声将被“同值”而且“同时”加载到D+和D-两根信号上,其差值在理想情况下为0,对信号的逻辑值产生的影响较小。因此差分信号可以使用更高的总线频率

2020-06-30 10:06:39 152

原创 2020-05-20

(1)增加编译线程数。vivado默认编译线程数2,在Tcl输入:get_param general.maxThreads查看。在Tcl输入:set_param general.maxThreads 4修改编译线程数。也可以修改为8线程,如果电脑支持的话。(如何查看自己电脑的线程数:cmd命令下输入wmic回车,在输入cpu get *,可以找到NumberOFcores为几核,下一个为线程数)(2)使用增量编译功能。如果改了少量代码,或则修改ILA(采样信号)使用增量编译功能。使用方法:一个已经编译好的

2020-05-20 10:51:00 437 1

Xilinx系列FPGA芯片IP核详解

《Xilinx系列FPGA芯片IP核详解》完整版。550页PDF格式。刘东华。FPGA的IP 核详解书籍。。FIFO使用,

2018-12-15

MPU6050程序

51单片机,MPU6050,串口显示,亲测能用。。。。。。。。

2018-05-16

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除