![](https://img-blog.csdnimg.cn/20201014180756923.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
笔记
羊羊羊丫
ARM,FPGA,LINUX
展开
-
2020-06-30
高速差分信号电气规范要求其发送端串接一个电容,以进行AC耦合。该电容也被称为AC耦合电容。PCIe链路使用差分信号进行数据传送,一个差分信号由D+和D-两根信号组成,信号接收端通过比较这两个信号的差值,判断发送端发送的是逻辑“1”还是逻辑“0”。与单端信号相比,差分信号抗干扰的能力更强,因为差分信号在布线时要求“等长”、“等宽”、“贴近”,而且在同层。因此外部干扰噪声将被“同值”而且“同时”加载到D+和D-两根信号上,其差值在理想情况下为0,对信号的逻辑值产生的影响较小。因此差分信号可以使用更高的总线频率原创 2020-06-30 10:06:39 · 136 阅读 · 0 评论 -
2020-05-20
(1)增加编译线程数。vivado默认编译线程数2,在Tcl输入:get_param general.maxThreads查看。在Tcl输入:set_param general.maxThreads 4修改编译线程数。也可以修改为8线程,如果电脑支持的话。(如何查看自己电脑的线程数:cmd命令下输入wmic回车,在输入cpu get *,可以找到NumberOFcores为几核,下一个为线程数)(2)使用增量编译功能。如果改了少量代码,或则修改ILA(采样信号)使用增量编译功能。使用方法:一个已经编译好的原创 2020-05-20 10:51:00 · 377 阅读 · 1 评论