Quartus IP核无法调用问题解决

最近开始学习DDR的FPGA实现，在使用Quartus调用DDR的IP核时发现卡住，等待很久一直没有反应。信息为 “Generating the Synopsys Design Constraints file for the example top level.”

研究后发现这类问题不仅限于DDR的IP使用，当我们用Win10甚至Win7以上系统访问较低版本的Quartus时（例如我自己用的Cyclone III，环境为Quartus 9.1）就会出现此类问题。

解决办法

出现上述现象，等待片刻后打开任务管理器 -> 找到Java进程 -> 点击下拉菜单后将 “quartus_map.exe”强制结束进程即可恢复正常。

参考：关于Quartus II无法生成DDR2的IP核的问题 - FPGA|CPLD|ASIC论坛 - 电子技术论坛 - 广受欢迎的专业电子论坛! (elecfans.com)