解决 Quartus Prime 18.1multiply adder intel FPGA IP生成后无法打开编辑问题

最新推荐文章于 2024-04-21 11:23:57 发布
最新推荐文章于 2024-04-21 11:23:57 发布
阅读量1.8k 收藏 6
点赞数 1
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/xiao_yue924/article/details/118528617
版权
这篇博客介绍了在QuartusPrime18.0环境下，遇到IP核MultiplyAdderIntelFPGAIPv18.1无法打开的问题及解决方法。问题源于Inter收购Altera后，IP名称未完全更新。解决方案是手动编辑IP的.lst文件，添加缺失的ALIAS标签MultiplyAdderIntelFPGAIPv18.1。
摘要由CSDN通过智能技术生成

 问题描述：Quartus Prime 18.0 下生成IP之后，在IP component下右键点击此IP，选择edit in parameter editor，不能打开IP核，提示： Megawizard Plug-in Management，multiply adder intel FPGA IP v18.1 could not be found in the specified paths；

原因
据说是因为Inter 收购Altera后，涉及到的一些名称的改动没改好； 而我看到的是直接没有这个版本的声明：

[Basic Functions|Arithmetic]
ALTERA_MULT_ADD v18.1= "%t" "%w/../common/lib/megawizard.pl" --wizard:altera_mult_add  --early_gen:on --wizard_file:"%w/source/top/altera_mult_add_hw.tcl" --family_parameter:selected_device_family %f %o %h
<INFO>
<QIP_FILE_ENABLED/>
<ACCEPT_OTHER_CNX VALUE="ON"/>
<DEVICE_FAMILY SUPPORTED="NONE | Stratix V | Arria V | Cyclone V | Arria V GZ" SUPPORT_CHECK="ON" /> 
<LANGUAGES   AHDL="OFF"/>
<PINPLAN SUPPORTED="ON"/>
<ALIAS>Altera Multiply Adder</ALIAS>
<ALIAS>Altera Multiply Adder v13.0</ALIAS>
<ALIAS>Altera Multiply Adder v13.1</ALIAS>
<ALIAS>Altera Multiply Adder v14.0</ALIAS>
<ALIAS>ALTERA_MULT_ADD</ALIAS>
<ALIAS>ALTERA_MULT_ADD v14.0</ALIAS>
<ALIAS>ALTERA_MULT_ADD v14.1</ALIAS>
<ALIAS>ALTERA_MULT_ADD v15.0</ALIAS>
<ALIAS>ALTERA_MULT_ADD v15.1</ALIAS>
<ALIAS>ALTERA_MULT_ADD v16.0</ALIAS>
<ALIAS>ALTERA_MULT_ADD v16.1</ALIAS>

</INFO>

解决方法：
参照网上关于新版本中，使用PLL并且编译之后无法再次打开PLL MegaWizard进行PLL参数的修改的解决办法；记录一下。

解决：

  1. 定位到对应的IP的.lst文件；
  2. 一般路径为：D:\intelFPGA\18.1\ip\altera\altera_mult_add\altera_mult_add_wizard.lst
  3. 编辑文件，加上：<ALIAS>Multiply Adder Intel FPGA IP v18.1</ALIAS>

[Basic Functions|Arithmetic]
ALTERA_MULT_ADD v18.1= "%t" "%w/../common/lib/megawizard.pl" --wizard:altera_mult_add  --early_gen:on --wizard_file:"%w/source/top/altera_mult_add_hw.tcl" --family_parameter:selected_device_family %f %o %h
<INFO>
<QIP_FILE_ENABLED/>
<ACCEPT_OTHER_CNX VALUE="ON"/>
<DEVICE_FAMILY SUPPORTED="NONE | Stratix V | Arria V | Cyclone V | Arria V GZ" SUPPORT_CHECK="ON" /> 
<LANGUAGES   AHDL="OFF"/>
<PINPLAN SUPPORTED="ON"/>
<ALIAS>Altera Multiply Adder</ALIAS>
<ALIAS>Altera Multiply Adder v13.0</ALIAS>
<ALIAS>Altera Multiply Adder v13.1</ALIAS>
<ALIAS>Altera Multiply Adder v14.0</ALIAS>
<ALIAS>ALTERA_MULT_ADD</ALIAS>
<ALIAS>ALTERA_MULT_ADD v14.0</ALIAS>
<ALIAS>ALTERA_MULT_ADD v14.1</ALIAS>
<ALIAS>ALTERA_MULT_ADD v15.0</ALIAS>
<ALIAS>ALTERA_MULT_ADD v15.1</ALIAS>
<ALIAS>ALTERA_MULT_ADD v16.0</ALIAS>
<ALIAS>ALTERA_MULT_ADD v16.1</ALIAS>
<ALIAS>Multiply Adder Intel FPGA IP v18.1</ALIAS>
</INFO>
 

xiao_yue924
关注
  • 1
    点赞
  • 踩
  • 6
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
Altera FPGA的自定义IP核生成详解
Inspire
05-11 2139
在进行大型的FPGA开发时，通常需要一个团队的各个人员完成不同功能的逻辑的开发，为了方便最后的系统集成，通常需要将自身开发的部分逻辑进行ip封装，然后可以很方便的以ip核调用的方式嵌入到其它的逻辑当中，最终完成一个大型的FPGA项目的开发。本文以Quartus 16.1版本为例进行讲解，首先点击Tools->Qsys出现如下界面： 然后在该界面上点击File->New Component出现如下界面： 下面对里面的参数进行设置，首先是Component Type界面，按...
Quartus (Quartus Prime 18.1)的安装及仿真步骤
热门推荐
weixin_41082948的博客
01-06 8万+
前两天做计组的课设需要用到Quartus 这个软件，但安装有点麻烦，在网上搜了很多教程，发现都是旧版本的，最后弄了好半天才把环境搭建好。所以，分享一下它的搭建过程。 因为我不经常用它，所以安装的版本是精简版的其他版本的也应该差不多以下是需要下载的安装包： 准备： Quartus Prime 精简版，最新发布: v18.1 1. QuartusLiteSetup-18.1.0.625-wi...
解决 Quartus Prime 18.1 Triple-Speed Ethernet FPGA IP生成后无法打开编辑问题
zm15058486207的博客
03-09 1272
问题描述：Quartus Prime 18.0 下生成IP之后，在IP component下右键点击此IP，选择edit in parameter editor，不能打开IP核，提示： Megawizard Plug-in Management，Triple-Speed Ethernet Intel FPGA IP v18.1 could not be found in the specified paths； 原因：据说是因为Inter 收购Altera后，涉及到的一些名称的改动没改好 解决方法：
Quartus IP核无法调用问题解决
Bloooooog of shphoenix
06-22 2934
最近开始学习DDR的FPGA实现，在使用Quartus调用DDR的IP核时发现卡住，等待很久一直没有反应。信息为 “Generating the Synopsys Design Constraints file for the example top level.” 研究后发现这类问题不仅限于DDR的IP使用，当我们用Win7甚至Win10以上系统访问较低版本的Quartus时（例如我自己用的Cyclone III，环境为Quartus 9.1）就会出现此类问题。 解决办法 出现上述现象，等待片刻
解决Cyclone V在 Quartus Prime 18.1 编译之后打不开PLL Megawizard 的问题
09-28 140
原文链接：https://blog.csdn.net/sinat_31206523/article/details/86748556 解决 Quartus Prime 18.0 编译之后打不开PLL Megawizard 的问题 解决 Quartus Prime 18.0 编译之后打不开PLL Megawizard 的问题Background不多说，使用Quartus II 13.0 的工程 挪...
FPGA工程师必备的技能（三）：IP核被锁的解决办法
工大技术底层人员的博客
09-16 2369
本文章是基于VIVADO 2018.3版本 在实际开发之中，我们常常要接收其他人的工程文件，当别人的开发版本和我们不同的时候，工程文件中的IP核常常会被锁。 解决办法是： 找到reports-report IP status 然后点击upgrade selected 完成ip核的解锁 但是有时候我们会出现 NO ip specified 的报错 这是因为在工程文件的保存路径中含有中文 将路径改为全英文后就可以解决问题了！ 谢谢观看! ...
Quartus Prime 18.1 破解器
05-01
# 第一步： 把Quartus_18.1破解器.exe复制到C:\intelFPGA\18.1\quartus\bin64和/或C:\intelFPGA_Pro\18.1\quartus\bin64下运行(你的安装目录也许和这个不一样)，也就是说把它和quartus.exe放在同一个文件夹里面。...
Quartus (Quartus Prime 18.1)调用IP核实现音乐播放器问题
09-21
替换文件
Quartus_18.1安_装_包.rar
04-08
10. **软件更新与社区支持**：Altera（现Intel FPGA）提供频繁的软件更新和强大的用户社区支持，确保用户能够获取最新的功能和解决问题。 安装Quartus 18.1时，需要按照以下步骤进行： 1. 解压“Quartus_18.1安_装...
Quartus-prime-standard-18.1-骏龙文件
12-21
Intel Quartus Prime 18.1版本已从可用性角度对某些功能进行了增强，包括现在Platform Designer可以通过引用子系统和 IP 元件的仿真信息来生成分层仿真脚本，而不需要遍历系统层次结构；您现在可以使用 Verilog 语法...
xilinx乘加器ip核中文版v3.0.pdf
08-23
xilinx 乘法器 ip核最新翻译中文版，初学者可以对照着看学习fpga
Quartus_标准版_18.1_破解器.zip
08-01
好不容易找熟人要到的，分享给大家，Quartus_18.1下载链接和破解器
FPGA Quartus IP核 打开使用
最新发布
qq_64919823的博客
04-21 2318
两种Quartus版本下的IP核，从使用者的角度来看仅仅是配置界面不同，在参数设置和使用方法上基本一致。本文以“MegaWizard Plug-In Manager”中的FIR Compiler IP核使用为例。Quartus的FIR IP核属于收费IP，如果是个人学习使用需要对IP核单独破解。在Quartus的破解licence文件中找到下段代码，在licence最后复制粘贴一份，将“FEATURE 6AF7_XXXX”中的XXXX改成FIR IP核对应的编号“0012”。
解决 Quartus Prime 18.0 编译之后打不开PLL Megawizard 的问题
我要变强Wow
02-02 7089
解决 Quartus Prime 18.0 编译之后打不开PLL Megawizard 的问题 Background 不多说，使用Quartus II 13.0 的工程 挪到 Quartus Prime 18.0 下编译之后，在Project Navigator中 的Hierachy下，不能双击IP核打开 Megawizard
FPGA之Quartus II 自带的IP核的使用（IP核仅自己学习，未完成）
qq_52874312的博客
02-02 3803
FPGA之Quartus II 自带的IP核的使用（IP核仅自己学习，未完成）
数字信号处理-03- FPGA常用运算模块-乘加器
Vuko_Coding Zone
08-18 3670
写在前面 本文是本系列的第三篇，本文主要介绍FPGA常用运算模块-乘加器，xilinx提供了相关的IP以便于用户进行开发使用。 乘加器 乘加器核提供使用DSP片的乘加实现。它执行两个操作数的乘法，并将全精度乘积加(或减)到第三个操作数，执行P = C +/- A * B的操作。乘加器模块对有符号或无符号数据进行操作。该模块可以流水线化。支持二补符号和无符号操作。支持从1到52位无符号或2到53位有符号的乘数输入和从1到105位无符号或2到106位有符号的加减操作数输入。可选时钟启用和同步清除。 乘加器IP在
Modelsim仿真Xilinx工程时IP核不生效
扣脑壳的FPGAer的博客
06-17 1369
言归正传，经过实践，通过在Vivado中的sources页面中，找到IP sources页面，然后找到对应IP核点击它的下拉框中的“Simulation”，可以发现这个IP核的仿真文件。在做Xilinx的仿真时一直被IP核无法在Modelsim中生效的问题所困扰，即使在modelsim的do脚本中vlog了IP核的*_netlist.v仍然无效，导致很长一段时间做Xilinx的仿真一直使用Vivado自带的simulation工具。基于以上的优点，这次做新模块的功能开发，重新捡起Modelsim做仿真。
FPGA学习笔记_2. Quartus II15.0宏模块（MegaWizard Plug-In Manager）设置
GloriaHuo's Blogs
11-08 4959
FPGA学习笔记 2. Quartus II15.0宏模块（MegaWizard Plug-In Manager）设置 Quartus II的老版本跟新版本调用宏模块完全不一样，搜了好久，自己摸索了好久才找到。据我的搜索，应该是从14.0版本之后才变的。 就以我需要的LPM_COUNTER为例子吧 1.如下图所示 2.出现右边这个框就行了 3. 找到我需要的LPM_COUNTER，输入关键字就好啦 4.双击后选择一个地方保存 4.双击后选择一个地方保存 4. 点击ok后就会出现下图，自己根据需要设
quartus安装篇之license
qq_47336747的博客
11-07 2560
本篇文章是针对有license的小伙伴，如果有破解使用到license的也可以有一定的参考。本文18.1、22.2的quartus都使用过。
quartus prime 18.1使用教程
03-16
Quartus Prime 18.1是一款FPGA设计软件，主要用于数字电路设计和验证。以下是使用教程： 1. 安装Quartus Prime 18.1软件，并打开软件。 2. 创建一个新的工程，选择FPGA型号和开发板。 3. 在工程中添加设计文件，包括VHDL或Verilog代码、约束文件和仿真文件。 4. 进行设计验证，包括逻辑仿真、时序仿真和波形分析。 5. 进行综合和布局布线，生成比特流文件。 6. 下载比特流文件到FPGA开发板上进行硬件验证。 7. 调试和优化设计，包括时序分析、功耗分析和资源利用率分析。 8. 最终生成可部署的FPGA设计文件，用于实际应用。 以上是Quartus Prime 18.1的基本使用教程，希望对您有所帮助。
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值