基于proteus的存储器设计

本文介绍了基于Proteus的存储器电路设计,包括ROM和RAM的连接方式以及地址空间的分配。重点讲解了ROM模型的批量导入数据实现方法,通过伪汇编指令一次性导入数据到ROM中,并详细描述了在Proteus环境下编译ASM文件生成HEX文件的过程。此外,还提到了存储器内容的查看和仿真过程中可能遇到的问题。
摘要由CSDN通过智能技术生成

存储器电路

存储器是用来存储信息的部件,是计算机的重要组成部分,常见的半导体存储器类型主要有ROM和RAM:ROM是Read Only Memory(只读存储器)的缩写,RAM是Random Access Memory(随机存取存储器)的缩写。ROM存储器一般容量较大,在系统停止供电的时候仍然可以保持数据;ROM只能读出数据,不能写入数据。而RAM存储器一般容量较小,在系统掉电之后就丢失数据;RAM即可读出数据,又可写入数据。
图1所示的存储器电路由ROM、RAM及两条总线构成:ROM存储器是2764(8K×8bit),RAM存储器是6116(2K×8bit),两条总线分别是12位地址总线ABUS_[0…11]和8位数据总线DBUS_[0…7],其中数据总线上的8位数值由两个4位的红色数码管来显示。
ROM芯片2764的数据线D0-D7接到数据总线,地址线A0-A8由地址锁存器74LS273给出,用来对ROM片内存储单元寻址。其余地址线A9-A12接地;2764有两个控制端:#CE(片选)、#OE(读);RAM芯片6116的数据线D0-D7接到数据总线,地址线A0-A7由地址锁存器74LS273给出,用来对RAM片内存储单元寻址。其余地址线A8~A10接地; 6116有三个控制端:#CE(片选)、#OE(读)、#WE(写)。

图1. 存储器电路
存储器电路描述
存储器电路设计的最重要环节是存储器与地址总线的连接,因为连接方式决定了存储器地址空间的映射关系,即决定了每个存储器芯片在整个存储空间中的地址范围。12位地址总线的理论地址空间为4K(000H-FFFH),本实验分配其中最低的512地址为ROM区(000H-1FFH),最高的128B地址为RAM区(F80H-FFFH),其余留空,如下表1所示:

表1. 存储器的地址空间范围
在这里插入图片描述
存储器电路的设计一般将地址总线区分为低位地址线和高位地址线两部分:低位地址线直接和存储器芯片的地址信号连接作为片内地址译码,而高位地址线的连接主要用来产生片选信号(称为片间地址译码),以决定每个芯片在整个存储系统中的地址范围。
在上图1的存储器电路中,12位地址总线分为低8位地址线和高4位地址线。低8位地址线ABUS_0-7分别与ROM和RAM芯片的地址线A0-A7共用;高4位地址线ABUS_8~11则通过两个3-8译码器进行译码。低位3-8译码器U13最

  • 18
    点赞
  • 136
    收藏
    觉得还不错? 一键收藏
  • 2
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 2
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值