Verilog描述的优先级

最新推荐文章于 2024-03-08 16:04:26 发布

壹零捌

最新推荐文章于 2024-03-08 16:04:26 发布

阅读量1.6k

点赞数 2

分类专栏： FPGA VerilogHDL Happy LaTeXing 文章标签： verilog 描述符优先级

本文为博主原创文章，如需转载请注明出处。

本文链接：https://blog.csdn.net/qq_36215315/article/details/103548652

版权

FPGA 同时被 3 个专栏收录

21 篇文章 2 订阅

订阅专栏

Happy LaTeXing

17 篇文章 4 订阅

订阅专栏

VerilogHDL

13 篇文章 0 订阅

订阅专栏

Verilog语言中的运算符具有优先级顺序

无论在代码书写中各个符号的前后顺序如何，Verilog根据符号优先级顺序处理逻辑
Latex代码：

 \subsection{Verilog描述符优先级}
   \doublerulesep=2pt    
   \begin{tabular}{|c|c|}\hline 
	 \multicolumn{2}{|c|}{Verilog描述符优先级}\\ \hline
	 1 & $!$ $\~{}$ \\ \hline
	 2 & $*$ $/$ $\%$   \\ \hline
	 3 & $+$ $-$ \\ \hline
	 4 & $<<$ $>>$ \\ \hline
	 5 & $<$ $<=$ $>$ $>=$ \\ \hline
	 6 & $==$ $!=$ $===$ $!===$ \\ \hline
	 7 & $\&$ \\ \hline
	 8 & $\^{}$ $\^{}\~{}$ \\ \hline
	 9 & $|$  \\ \hline
	 10 & $\&\&$ \\ \hline
	 11 & $||$ \\ \hline
	 12 & $?:$ \\ \hline
 \end{tabular}