![](https://img-blog.csdnimg.cn/20201014180756754.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA
文章平均质量分 67
皇甫春云
Practice makes perfect.
展开
-
vivado中利用ILA抓取信号的教程
虽然操作ILA核会有至少四种方法,但是真正高效的方法,我认为是如下的标记法,所以单独拎出来,给大家瞧瞧原创 2022-10-01 10:02:39 · 2646 阅读 · 1 评论 -
vivado中利用ILA抓取信号的教程
虽然操作ILA核会有至少四种方法,但是真正高效的方法,我认为是如下的标记法,所以单独拎出来,给大家瞧瞧:原创 2022-10-01 10:01:00 · 3184 阅读 · 1 评论 -
使用Git和TortoiseGit进行程序版本管理学习笔记
通过Git和TortoiseGit可以在本地仓库,从而便于对程序的版本进行管理,节省内存资源。适用于所有有迭代需求的开发人员使用,特别是工程巨大的开发。原创 2022-09-01 13:41:32 · 304 阅读 · 0 评论 -
千兆以太网读写flash调试笔记
用于通过以太网口直接对设备的固件,进行远程更新操作,而不需要专门的FPGA下载器。原创 2022-08-03 18:38:04 · 291 阅读 · 0 评论 -
flash调试笔记
开发板在上电之后,会自动执行一次扇区擦除操作,在操作过程中,led0保持高亮状态,此刻处于扇区擦除状态,不能进行数据的写入,延时20s后,led0熄灭,flash芯片可以进行数据的写入操作;当存储满10个字节后,在延迟1s后,会自动进入读取flash数据的阶段,程序可实现连续读取任意数据,将读取的数据缓存到fifo中,供串口的发送模块使用,数据最终将在串口助手上进行显示;上位机通过串口助手来逐字节发送数据,发送一次,存储一次数据,当前测试阶段可存储10个字节,通过更改例化参数,可以修改连续写入的数据量;..原创 2022-07-26 19:10:42 · 340 阅读 · 0 评论 -
The hot keywords of Modelsim
The hot keywords of Modelsim对于FPGA仿真工作而言,查看时序图是,如果可以使用到这些快捷键,去完成调试和设计的话,既能提高设计效率,又能秀一波操作。c : 当前光标居中并放大;i / I : 放大波形;o / O : 缩小波形;f / F: 缩放所有仿真波形到适应屏幕;l / L :恢复先前的缩放范围;r / R:呼出缩放范围菜单,可自定义;Tab:向右查找下一个跳变沿(需要提前选中一个信号);shift + Tab : 向左查找下一个跳变沿。暂时先总原创 2021-10-30 10:21:06 · 122 阅读 · 1 评论 -
基于FPGA的以太网UDP协议实现过程记录
基于FPGA的以太网的 TCP/IP 协议的学习笔记一、完整的以太网数据部分包括以下几部分:前导码帧起始界定符以太网帧头IP首部UDP首部UDP数据(有效数据)CRC校验字节二、针对每一部分的格式如下:MAC数据包格式:MAC 数据包 IEEE 对以太网上传输的数据包格式也进行了统一规定,前导码:7 个字节的 0x55,用示波器看起来是一段脉冲信号。帧起始界定符:1字节的0xD5。目的MAC地址:数据的最终去向的地址,俗称网卡的物理地址,出厂时已经设置完毕,共6字节。原创 2021-10-23 20:47:31 · 5270 阅读 · 7 评论 -
基于FPGA的CAN接口开发
基于Xilinx的A7系列FPGA的CAN总线协议开发一、CAN总线协议介绍CAN是 Controller Area Network 的缩写(以下称为 CAN ),是 ISO 国际标准化的串行通信协议。可以用来满足“多总线通信时,线束的数量过多”、“通过多个 LAN ,进行大量数据的高速通信”的需要。它的出现为分布式控制系统实现各节点之间实时、可靠的数据通信提供了强有力的技术支持。CAN控制器根据两根线上的电位差来判断总线电平。总线电平分为显性电平和隐性电平,二者必居其一。发送方通过使总线电平发生变化原创 2021-06-28 11:39:21 · 8194 阅读 · 2 评论 -
EE2PROM
EE2PROM的开发调研之前在蓝桥杯用过一个存储芯片,是AT24C02芯片,是采用的IIC接口,当时的设计重点是对IIC接口的使用。在51单片机中采用的是软件模拟IIC通信,在32单片机内部集成了IIC接口,所以有现成的例程可供使用。EE2PROM介绍EEPROM的全称是“电可擦除可编程只读存储器”,即Electrically Erasable Programmable Read-Only Memory。接口类型:EEPROM的常规接口有3个分别是 **SPI、 I2C、Microwire **。原创 2021-06-24 17:49:06 · 1579 阅读 · 0 评论 -
基于RS422通信的FPGA软件设计第五天
基于RS422通信的接收端FPGA软件设计报告一、需求分析1 设计输入1)发送端采用RS-422标准异步串行协议,波特率为115.2kbps,每个字节发送时包含1bit起始位,8bit数据位,1bit奇校验位,1bit停止位。数据字节内部的传输顺序为低位在前高位在后,高字节在前低字节在后。(大端模式)2)软件版本使用Vivado2016.1,硬件平台选择Xilinx A7系列XC7A100T;3)FPGA的系统时钟为40MHz;2 具体要求1) 设计一个异步422接收端FPGA软件,并将接收到原创 2021-05-21 19:11:41 · 4700 阅读 · 0 评论 -
基于RS422通信的FPGA软件设计第四天
基于RS422通信的接收端FPGA软件设计报告一、需求分析1 设计输入1)发送端采用RS-422标准异步串行协议,波特率为115.2kbps,每个字节发送时包含1bit起始位,8bit数据位,1bit奇校验位,1bit停止位。数据字节内部的传输顺序为低位在前高位在后,高字节在前低字节在后。(大头模式)2)软件版本使用Vivado2016.1,硬件平台选择Xilinx A7系列XC7A100T;3)FPGA的系统时钟为40MHz;2 具体要求1) 设计一个异步422接收端FPGA软件,并将接收到原创 2021-05-21 19:03:40 · 3387 阅读 · 0 评论 -
基于RS422通信的FPGA软件设计第二天
基于RS422通信的接收端FPGA软件设计报告一、需求分析1 设计输入1)发送端采用RS-422标准异步串行协议,波特率为115.2kbps,每个字节发送时包含1bit起始位,8bit数据位,1bit奇校验位,1bit停止位。数据字节内部的传输顺序为低位在前高位在后,高字节在前低字节在后。(大头模式)2)软件版本使用Vivado2016.1,硬件平台选择Xilinx A7系列XC7A100T;3)FPGA的系统时钟为40MHz;2 具体要求1) 设计一个异步422接收端FPGA软件,并将接收到原创 2021-05-21 18:16:23 · 4052 阅读 · 0 评论