2020年07月_来不及了，快上车

07月 06月 05月 01月

原创 ZYNQ学习之旅--PS_SDCARD（PS读写SD卡）

目录标题简介FAT文件系统BD设计软件设计简介SD 卡的英文全称是 Secure Digital Card，即安全数字卡（又叫安全数码卡），是在 MMC （MultimediaCard，多媒体卡）的基础上发展而来，主要增加了两个特色：更高的安全性和更快的读写速度。SD 卡和 MMC卡的长度和宽度都是 32mm x 24mm，不同的是，SD 卡的厚度为 2.1mm，而 MMC 卡的厚度为 1.4mm，SD卡比 MMC 卡略厚，以容纳更大容量的存贮单元，同时 SD 卡比 MMC 卡触点引脚要多，且在侧面多了

2020-07-09 10:26:30 1944

原创 ZYNQ学习之旅--PS_AXI_VDMA（利用VDMA实现将PS端的数据显示在PL端的HDMI上）

目录标题简介帧缓存同步锁相（Genlock ）Genlock MasterGenlock SlaveDynamic Genlock MasterDynamic Genlock SlaveVDMA 概述BD设计软件设计简介AXI VDMA（AXI Video Direct Memory Access，以下简称 VDMA），是 Xilinx 提供的软核 IP。其功能和 AXI DMA（以下简称 DMA）有些类似，都可以为存储器或者 AXI4-Stream 类目标外设之间提供高带宽直接存储器存取。和 D

2020-07-08 09:18:00 10893 1

原创 ZYNQ学习之旅--PS_AXI_BRAM(PS与PL通过BRAM进行数据交互)

目录标题BD设计软件设计BRAM（Block RAM）是 PL 部分的存储器阵列，PS 和 PL 通过对 BRAM 进行读写操作，来实现数据的交互。在 PL 中，通过输出时钟、地址、读写控制等信号来对 BRAM 进行读写操作（关于 BRAM 的操作时序，请参考“RAM IP 核实验”）；而在 PS 中，处理器并不需要直接驱动 BRAM 的端口，而是通过 AXI BRAM 控制器来对 BRAM 进行读写操作。AXI BRAM 控制器是集成在 Vivado 设计软件中的软核，可以配置成 AXI4-lite

2020-07-07 10:02:00 3045 2

原创 ZYNQ学习之旅--PS_AXI_DMA(DMA环回)

目录标题简介BD设计软件设计简介DMA 是所有现代计算机的重要特色，它允许不同速度的硬件设备进行沟通，而不需要依于中央处理器的大量中断负载。否则，中央处理器需要从来源把每一片段的数据复制到寄存器，然后把它们再次写回到新的地方。在这个时间里，中央处理器就无法执行其它的任务。DMA 是用硬件实现存储器与存储器之间或存储器与 I/O 设备之间直接进行高速数据传输。使用 DMA时，CPU 向 DMA 控制器发出一个存储传输请求，这样当 DMA 控制器在传输的时候，CPU 执行其它操作，传输操作完成时 DMA

2020-07-06 08:29:27 3123

原创 ZYNQ学习之旅--PS_AXI_DDR（PL端利用AXI总线实现读写DDR）

目录标题简介BD设计软件设计简介ZYNQ 将高性能 ARM Cotex-A 系列处理器与高性能 FPGA 在单芯片内紧密结合，为设计带来了如减小体积和功耗、降低设计风险，增加设计灵活性等诸多优点。在将不同工艺特征的处理器与 FPGA 融合在一个芯片上之后，片内处理器与 FPGA 之间的互联通路就成了 ZYNQ 芯片设计的重中之重。如果 Cotex-A9 与FPGA 之间的数据交互成为瓶颈，那么处理器与 FPGA 结合的性能优势就不能发挥出来。我们在前面的实验中介绍了一些 ZYNQ PS 与 PL 交

2020-07-04 10:05:15 9878 3

原创 ZYNQ学习之旅--PS_QSPI读写flash

目录标题简介BD设计软件设计简介ZYNQ 中的 QSPI Flash 控制器可以工作在三种模式下：I/O 模式、线性地址模式，以及传统 SPI 模式。在 I/O 模式中，软件负责实现 Flash 器件的通信协议。软件需要将 Flash 命令和数据写到控制器中的 TXD寄存器中，然后将接收到的数据从 RXD 寄存器中读出。而线性地址模式则使用一组器件操作来减小软件从 Flash 中读取数据的开销。线性模式使用硬件来实现来自 AXI 接口的命令到 Flash 指令的转换。对用户来说，在线性模式下读 QS

2020-07-03 08:23:47 5230

原创 ZYNQ学习之旅--PS_AMP(双核简单实验)

这里写目录标题简介BD设计软件设计简介多核处理器从多核的结构上是否一致，分为两种基本架构：同构多核架构和异构多核架构。同构多核处理器是指系统中的处理器在结构上是相同的；而异构处理器是指系统中的处理器在结构上是不同的，这些处理器可以是通用处理器，也可以是解决某些特定应用的专用硬核。同构多核架构相比于异构多核架构，在硬件和软件设计上较为简单，通用性较高。但在某些特定应用场合下，如异构多核架构专用的硬件加速硬核，异构多核架构的性能会更高。Xilinx 的 ZYNQ SOC 融合了这两种架构，ZYNQ SO

2020-07-02 13:01:03 1755

原创 ZYNQ学习之旅--PS_ETH（tcp_server）

目录标题简介TCP/IP简介LWIP简介BD设计关键部分软件代码简介随着 5G 的兴起，万物互联成为将来发展的一个方向，更多的设备将具备联网的功能，将数据上传到云端。得益于 TCP/IP 协议的优越性，该协议已成为当前应用的主流网络协议。在嵌入式网络设备中由于受到硬件资源的限制，实现完整的 TCP/IP 协议十分困难，这就需要一种特殊的实现方式，LWIP 作为一种轻量级的 TCP/IP 协议实现方式充分满足了这一要求。TCP/IP简介TCP/IP（Transmission Control Proto

2020-07-01 08:19:44 1486

PYNQ上实现BNN网络识别数字

在PYNQ上实现了一个简单的BNN网络，并对比了用FPGA加速和不用FPGA加速的时间，发现使用FPGA确实可以加速深度学习网络的识别。

2020-06-27

TCL培训教程_Jerkwin.pdf

本文是TCL教材的第三稿, 前两稿分别是《TCL的使用》和《TCL培训教程》. 这一稿加入了不少内容, 是北研TCL兴趣小组共同努力的结果. 本文详细介绍了TCL的各个方面, 特别对利用C\C++语言扩展TCL命令作了详细论述. 本文附有大量实例.

2020-06-26

PIFA天线设计仿真.rar

本项目重点研究PIFA天线的小型化，利用已有的小型化技术，本项目提出一种运用表面开槽法来减小PIFA天线的体积，所选的工作频段为DCS1800，通过对PIFA天线的辐射片开槽处理，在保证天线的谐振频点不变时，可以缩小天线的体积。借助电磁仿真软件HFSS的设计和仿真，在已经设计好的PIFA天线的辐射金属片表面开槽，为了能够保持原来的工作谐振频点不变，可以发现PIFA天线的的尺寸明显减小。

2020-01-06

spi_verilog_master_slave_latest.tar.gz

该项目在Verilog HDL中提供SPI Mode-3主从模块。数据宽度为8位。它是为Xilinx Spartan 6合成的，时钟频率最高可达225MHz。最大SPI时钟（sck）频率为112MHz，由主时钟得出。来自主时钟的SCK缩放比例可以是2、4、8和16，也可以进一步减小。 SPI主模块以FSM（有限状态机）编码。从模块的设计就像移位寄存器一样。接口信号是SCLK（或SCK），MOSI，MISO和SS。SCK是由主设备生成的SPI时钟。MOSI是主机的数据输出，是从机设备的数据输入。MISO是从机数据输出，是从机数据输入。SS是从机选择低电平有效信号，它使总线中的从机设备处于激活状态。

2020-01-06

IIC_e2prom.zip

FPGA作为IIC器件的主机，EEPROM芯片作为从机，里面代码已经通过modelsim仿真过，并在板级验证过，通过signal tap看过了信号，验证完全正确。

2020-01-05

BCH编码与解码的simulink仿真

BCH的编码与解码，利用matlab的simulink实现，通过对加入与不加入BCH的编码模块产生的结果进行对比。

2018-12-21

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人