calibre跑DRC的出现的问题汇总

最新推荐文章于 2023-08-18 16:30:46 发布
VIP文章 最新推荐文章于 2023-08-18 16:30:46 发布
阅读量1.2w 收藏 48
点赞数 7
分类专栏： 模拟集成电路 cadence
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_36686804/article/details/116800707
版权

1、不能使用DRC工具的问题；

2、跑DRC的结果都显示出来了，如何只显示错误的？

 

1、不能使用DRC工具的问题

点calibre的DRC选项时，弹出的load runset file，如下面第二张图所示（第一次跑DRC时里面没路径的，这是我跑通后存在的路径）；点击cancel后，弹出另一个说什么运行文件错误的窗口，不管是取消还是关闭窗口，calibre Interactive nmDRC窗口也跟着关闭，根本选择不了路径，在Load Runset File上也不行。解决方法是：更改虚拟机的地址，因为calibre需要对应的地址才可以使用。具体操作如下：

（1）将虚拟机内的系统关机；

（2&

最低0.47元/天 解锁文章
right_HJJ
关注
  • 7
    点赞
  • 踩
  • 48
    收藏
    觉得还不错? 一键收藏
  • 9
    评论
专栏目录
calibre跑DRC、更换DRC文件之前的出现的设置问题
05-21
主要介绍解决导入新工艺库的时候需要更换DRC文件的时候遇到的问题（举例说明），解决一些路径设置错误、参数设置错误的问题。 分为三个： 问题1：报错“problem with access, file type, or file open of this include file:” 问题2：报错“undefined layer name parameter: at_conn(或者其它参数)” 问题3：不能使用DRC工具的问题
Virtuoso与calibre怎样画版图与DRC和LVS和XRC
10-21
Virtuoso与calibre怎样画版图与DRC和LVS和XRC,个人感觉这个教程不错，值得收藏！
calibre验证笔记
weixin_52567455的博客
03-06 2270
调整坐标原点:Edit→Advanced→Move orign calibre工具: Run DRC——DRC检查 Run LVS——LVS检查 Run PEX——后仿参数提取 start RVE——查看己经跑完的验证结果，可为自己，可为他人 DRC验证 一般使用DRC验证Hierachical模式:同一个cell里的同样错误只报一个，分cell去跑验证 DRC验证Flat模式:所有层次在同一级cell跑验证，会把所有的错误都报出，对于小cell可一次性改好，对大型cell可快速掌握错误类型
calibre跑drc、lvs、插dummy
godping的博客
05-18 3751
用 ll -lrtF 可以看到有个 svdb目录 ，calibredrv -m gds文件 -rve svdb 可以查看open的情况。（1）Input database 下的LAYOUT PATH 和 LAYOUT PRIMARY。（1）Input database 下的LAYOUT PATH 和 LAYOUT PRIMARY。2、编写merge BEOL.gds（产生的dummy gds）和之前准备的gds。产生的 .db文件可以查看short。1、修改rule文件。1、修改rule文件。
Cadence Virtuoso IC617中常见的报错和警告的解决方法
热门推荐
weixin_44115643的博客
09-03 5万+
Cadence Virtuoso IC617中常见的报错和警告的解决方法
Calibre DRC
m0_61544122的博客
05-28 9737
calibre DRC的运行方法，包括merge gds和加用dummy rule加dummy的方法
集成电路设计学习笔记（二）基于IC617反相器设计之layout
ccbirds
05-04 1万+
本文主要记录反相器版图的绘制以及layout的常用操作。 本人博客网站 ： ccbirds.cn ccbirds.github.io 打开Layout XL 打开已经画好的反相器原理图，打开菜单Launch选择layout XL 点ok即可 cell名要和原理图的名字一致，Type这里选择layout，点ok 成功进入layout界面 绘制版图 常用快捷键 快捷键 作用...
AD14的DRC规则检查运行卡死或很慢的解决方法
weixin_54941860的博客
08-18 1492
可以看到图片的左下角的进度条很慢，然后进度条右边的检查点不断地变化，而检查点最多的是关于“slik”丝印层的检查，而很多丝印层的问题是并不影响我们电路的运行（而且AD很多丝印莫名其妙的报错）。在学习AD的时候遇到运行DRC规则检查的速度很慢或者说卡死，但其他的PCB文件的DRC运行又没有这种问题。有些可能是文件太大，亦或者是铺铜问题，反正就有可能是检错点太多了，可以看看别人的贴子。取消不必要的丝印规则，点击（Manufacturing) 取消即可。
解决Calibre中license的错误
yytu231的博客
07-01 4219
本次解决了Calibre在Cadence 617 virtuoso版本中运行不了的错误，在遇到问题的时候，我也跟你们一样，首先是上网查询为什么运行不了呢？明明我安装了之后里面有Calibre的，我当时也是这样的疑惑，一点Calibre运行LVS的时候，一片空白，然后就出现了license的错误，后来点点点，看看看，搜搜搜，最终解决了这个问题。虚拟机是VMware16版本，cadence617，Calibre是2015版本。旨在记录遇到的实际问题。
calibre电子书转换工具
12-25
电子书转换工具，各种格式之间转换
Calibre DRC和LVS验证总结材料
02-03
Calibre DRC和LVS验证总结材料
使用Calibre做LVL Check
12-09
Calibre runset file：compare.cal that includes tow layer map file layers_1.map and layers_2.map$cat layers_1.map //======================//=== INPUT-LAYERS ===//======================LAYER MAP 0 DATATYPE 0 1001LAYER L0 1001 $cat
calibre_drc_lvs_lab_wkb_2011.3_072404资料和例程
04-17
calibre官方教程
Calibre user manual.pdf
02-07
calibre user manual, 介绍如何用calibre,LVS,DRC,PEX。先copy .cdsinit在terminal下鍵入Source .cdsinit ，即完成calibre的環境設定了。之後再進入icfb 下的 layout view，找尋calibre的連結即可使用。
稳定性仿真（stb闭环增益仿真）
qq_36686804的博客
10-07 2万+
stb仿真主要是测试电路的稳定性，例如运放在闭环电路中的增益和相位裕度的值，从而判别电路是否正常工作。 以下是stb仿真的过程： （1）调用iprobe器件 从analogLib中调iprobe器件，通过器件中的箭头标识确定接入电路的方法，箭头起点端连运放的输出端，箭头的终点端连在反馈环路的作用端。iprobe器件连入电路后相当于理想导线。（iprobe器件连接在反馈回路上） （2）analyses设置 勾选stb和frequency，此处的频率范围设置在0.1~1GHz，Probe Instance/T
cadence中工艺库文件的导入
qq_36686804的博客
04-27 1万+
准备工作：PC、linux、工艺库文件（PDK） 添加工艺库文件如下： 1、这里假设安装tsmc18rf工艺库，下图是未安装工艺库图像。 2、打开libary path。 3、根据下图点击add library。 4、找到放工艺tsmc18rf的路径。 5、点击保存。 6、现在可以在第一张图的窗口中看到tsmc18rf工艺库了，开始调用调用器件。 注意：部分工艺库按照以上步骤安装时可能会遗失部分器件，因此需要按照工厂给的PDK安装方式进行安装。 参考来源：caden
保护环（GuardRing）
qq_36686804的博客
05-21 8645
有关保护环的作用，可参考以下连接： 【原创】保护环（guardring）_特瑞_新浪博客 (sina.com.cn) 第一个问题就是保护环，可以理解更深一点： 国腾笔试 - 百度文库 (baidu.com)
calibre做drc和lvs
最新发布
09-12
Calibre是一种流行的集成电路设计自动化工具，可用于进行DRC（Design Rule Check）和LVS（Layout versus Schematic）两种重要的电路验证。 首先，DRC是一种在电路设计过程中常用的检查工具，用于确保集成电路设计满足制造工艺的规则要求。使用Calibre进行DRC，我们可以检查电路的几何形状和布局，以识别是否存在超出制造工艺规则的设计错误。Calibre可以验证电路的线宽、间距、接触、短路、开路等参数，确保设计满足制造要求，并避免在制造过程中出现不可修复的错误。 其次，LVS是一种电路验证工具，用于验证电路设计和布局是否与原始逻辑设计一致。使用Calibre进行LVS，我们可以将逻辑设计与物理布局进行比对，以确保没有存在设计错误或传输路径不匹配的问题。Calibre LVS可以精确比对电路连接、引脚、功能等，确保电路的功能与原始逻辑设计相符。这样可以帮助设计师在设计周期的早期发现和修复问题，节约宝贵的工作时间和减少不必要的后期修复成本。 总之，通过Calibre进行DRC和LVS可以帮助设计师验证电路设计的准确性、布局完整性和制造可行性。通过及时发现和修复问题，可以提高电路设计的可靠性和成功率，同时减少后期制造阶段的额外工作量和成本。所以，Calibre在集成电路设计中扮演着重要的角色。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 9
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值