版图LVS验证出现未定义问题

画完其它版图，把放在最后画的电容绘制好跑LVS时，出现以下问题：

Source netlist references but does not define 1 subckt:
  mim2_typ2_ckt

图片：

分析：表示未定义mim2_typ2_ckt这个器件，因此需要添加了一个文件来定义这个器件。

点击inputs->在Netlist的Spice Files中添加文件，我添加了LVS中的empty_subckt.sp。

然后点运行，LVS顺利跑通。