三分钟看懂 高速USB3.0 PCB设计指南

                              高速USB3.0 PCB设计指南

本文主要讲解USB3.0接口的PCB设计，通过理论分析以及案例的解剖，希望大家看了此文章能轻松的应对各种USB3.0方案的PCB设计。

简介

USB 3.0可提供高达5Gbps的数据速率，比高速USB（USB 2.0）快十倍，并具有优化的电源效率。在这些高传输速率下，信号完整性问题对PCB走线和布线长度以及设计实现功能的限制越来越严格。信号质量差可能会严重影响系统性能和可靠性。终端应用中的USB 3.0 ReDriver Superspeed是一款双通道（TX±和RX±），单通道USB3.0转接驱动器，用于笔记本电脑，台式机，扩展坞，背板和布线等终端应用。每个通道都提供可选的均衡设置，以补偿不同的输入走线损耗。

下面的框图显示了笔记本电脑上的应用程序：

五种USB数据传输模式

USB管脚定义

USB3.0设计指南

A. VDD的去耦电容建议在IC的每个VDD引脚上放置0.1uF的去耦电容。下面是电路板上去耦电容放置的布局参考。下面粉红色圆圈的四个去耦电容位于IC的四个VDD引脚（引脚6,10,16和20）旁边。

B. PCB层建议至少使用四层PCB进行USB3.0设计。每个数据信号迹线应完全在相邻层的地平面上布线，以达到阻抗计算的要求。

C.沿USB连接器布线

        在设计主板时，PCB上所使用USB插座连接器。对于Vbus走线，建议插入铁氧体磁珠。对于USB连接器的屏蔽（USB电缆的屏蔽），AC对地隔离（例如电感器的适当值，而不是将信号线屏蔽层直接连接到PCB接地层）。

对于USB3.0信号走线，应保持阻抗。避免跨分割并删除导致信号不连续和严重EMC噪声问题的任何布线。此外，当使用插针插入PCB时，不要在每层的所有USB3.0信号对引脚之间放置任何隔离。

信号走线之间的串扰

USB3.0有3对信号（SSTX±/ SSRX±/ D±），这些信号对会产生三种典型的近端串扰：

• RX模式下SSTX±至D±

• SSTX±至SSRX±

• TX模式下D±至SSRX±

        为了最大限度地减少串扰问题，SSTX±/ SSRX±和D±对之间信号走线的布线不应相互闭合。USB3.0信号走线阻抗 USB3.0插座连接器周围的布局被放置为特定层（例如GND层）中的一个或多个参考平面。为了保持高速信号走线的差分阻抗，请确保任何差分对的引脚之间没有割铜。USB3.0第二层的GND层被挖空，SS信号差分对设计在顶层，将导致信号不连续问题，USB3.0插座连接器上的引脚将成为开路短截线。

D.围绕USB控制器进行布线

        由于高速信号对电源信号敏感，因此USB控制器的电源和接地设计布局需要小心。与（A）部分相同，每个电源引脚都需要去耦电容，它应尽可能靠近USB控制器的电源管脚。由于USB控制器包含模拟和数字部分，因此需要模拟电源和数字电源供电。为了避免数字信号的干扰导致模拟电路出现故障，应尽可能注意模拟电源和数字信号走线之间的隔离（包括信号走线）。对于相同电压等级的模拟功率和数字功率，应在其间添加铁氧体磁珠以进行噪声滤波。

PCB设计总结

布局设计

1. USB控制器与USB连接器应该尽可能的靠近，以减少走线的长度。

2. 用于去耦和消除高频噪声干扰的磁珠和去耦电容应该尽可能的靠近USB连接器放置。

3. 终端匹配电阻应该尽可能放置在靠近USB控制器的一端。

4. 电压稳压器也应该尽可能靠近连接器放置。

布线设计

1. 尽可能缩短走线长度，优先考虑对高速USB差分线的布线，尽可能的避免高速USB差分线和任何的接插件和边沿陡峭的数字信号线靠近走线。

2. 尽可能的减少在USB高速信号线上的过孔数和拐角，从而可以更好的做到阻抗的控制，避免信号的反射。

3. 禁止使用90°的走线拐角，使用两个45度来实现拐弯或用一个圆弧来实现，这将大大减低信号的反射和阻抗的不连续。

4. 不要将信号线走在晶振、晶体、时钟合成器、磁性器件和时钟倍频的IC下面。

5. 在信号线上避免出现短桩线（stub），否则将会导致信号的反射，从而影响信号的完整性。如果短桩线是不可避免的话，那么确保其长度不要超过50mils。

6. 尽可能将高速信号线走在同一层里。保证走线的返回路径有一个完整的无分割的镜像平面(VCC或GND，优先选择GND平面)。如果可能的话，不要将走线跨越镜像平面分割线（如电源平面上不同电源的分割线），否则将会增加自感系数且增大信号的辐射。

7. 差分信号线并排一起布线。

差分信号布线

1. 在并行的USB差分信号对之间的布线间距，要确保90 ohms的差分阻抗。

2. 缩短高速USB信号线同高速时钟线和交流信号并排走线的长度，或者加大它们并排的间距，从而降低串扰的影响。保证差分对信号与其他信号走线的间距至少为50mils。

3. 差分对信号之间采用紧耦合模式，即走线之间的间距小于走线的宽度，这样能够提高差分信号抗外界噪声干扰的能力。具体的走线间距和宽度需要通过相关的软件计算确定。

4. 差分信号最好保证两走线的间距处处一致，并且要做到长度匹配，其最大的长度差（如DP和DM的长度差）不能大于50 mils。

5. 长度匹配比保持间距处处一致更重要，因此，优先保证长度匹配，可以在一些走线间距不能保持一致的地方对信号走线进行绕线，保证两条走线的长度一致。

                                                                    案例截图