Vivado中的IP核——timer/counter详解

最新推荐文章于 2023-11-13 11:31:03 发布
最新推荐文章于 2023-11-13 11:31:03 发布
阅读量1.4k 收藏 7
点赞数
分类专栏： FPGA相关 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_37816919/article/details/128102530
版权

资料ID：PG079
文档查找软件：DocNav，在安装vivado时可以选择一并安装
Vivado中的timer框图如下图
在这里插入图片描述
这里的定时器有四种模式，分别如下
Generate Mode
Capture Mode
Pulse Width Modulation Mode
Cascade Mode
由于所做项目中仅仅使用Generate Mode，所以着重介绍这一种模式。

Generate Mode

在Generate Mode中，load Register中的数值将会装载到conuter中。当使能counter时，它的值开始递增或者递减，这取决于control/status Register中的某位的值，之后会具体介绍该寄存器中的每一位的值的作用。若计数器为递增计数器，当其值为FFFFFFFF时，计数器会停止或者自动的将load Register中的值装载到计数器中，这个也是由control/status Register中的某一位决定的。
如果使能定时器的中断，则在定时器到达timeout value时，中断信号将会被设置为1。可以清除中断信号通过向control/status Register中的某一位写入1。这就表示该IP核产生的中断信号不会自动清除，需要在中断处理程序中手动清除。
在Generate Mode中，一个定时器产生中断的原因是the counter rolling over（这里指的是由FFFFFFFF变为00000000，或者由00000000变为FFFFFFFF）。

Register Space

AXI Timer这个IP核中包含两个定时器，这两个定时器具有相同的Register Space，所以只需介绍Timer 0对应的Register Space。
在这里插入图片描述
Timer 0对应的Register有3个，地址偏移分别为0h、04h、08h，偏移地址是相对于Timer的基地址，即baseaddress。这个基地址在进行硬件平台设计时会自动分配。接下来具体介绍这些Register。

TLR0

当counter被配置少于32位时，装载寄存器的值就是TLR0。装载寄存器的位定义表如下所示。
在这里插入图片描述

TCR0

当计数器的宽度少于32位时，计数值就是TCR0的值。TCR0的位定义表如下。
在这里插入图片描述

TCSR0

Control/Status寄存器包含了对定时器模块0的控制和状态位。
在这里插入图片描述
该寄存器中有意义的比特位从0至11，具体意义如下。
第0位：值为0时，定时器模式为Generate Mode；值为1时，定时器模式为Capture Mode。
第1位：值为0时，定时器为递增计数器；值为1时，定时器为递减计数器。
第4位：当一个定时器是Generate Mode，该位决定了一个计数器是否重新装载生成值并且继续运行或者保持在终止值。值为0时，保持在终止值；值为1时，重新装载生成值。
第5位：值为0时，不装载TLR0中的值到TCR0中；值为1时，装载TLR0中的值到TCR0中。注意：当该值为1时，装载过程会一直保持，所以在开始计数前要将该位的值置为0。
第6位：值为0时，不使能中断信号；值为1时，使能中断信号。
第7位：值为0时，计数器停止；值为1时，计数器运行。
第8位：当读取该位时，若值为0，表示没有中断发生；若值为1，表示中断已经发生。当向该位写数据时，若写0，则对该位没有任何改变；若写1，则会将该位变为0。这意味着Vivado中的Timer产生的中断信号需要手动清除。
第11位：值为0时，不使能Cascade Mode；值为1时，使能Cascade Mode。

示例程序：每隔固定时间打印hello world


#include "xil_printf.h"

#define TBAddress 0x41c00000 //timer Baseaddress
#define TCSR0 0x0            //register TCSR0 address offset
#define TLR0 0x4             //register TLR0 address offset
#define TCR0 0x8             //register TCR0 address offset
#define INTERRUPT  (*(volatile int *)(TBAddress + TCSR0) & 0x00000100)

int main()
{
	/**********initialize timer*******************/
	*(volatile int *)(TBAddress + TLR0) = 0x3B9ACA00;
	*(volatile int *)(TBAddress + TCSR0) &= 0xfffffffe;//set timer to Generate Mode
	*(volatile int *)(TBAddress + TCSR0) |= 0x00000002;//set counter to down counter
	*(volatile int *)(TBAddress + TCSR0) |= 0x00000010;//automatically load
	*(volatile int *)(TBAddress + TCSR0) |= 0x00000020;//load
	*(volatile int *)(TBAddress + TCSR0) |= 0x00000040;//enable interrupt
	*(volatile int *)(TBAddress + TCSR0) |= 0x00000100;
	/*********************************************/

	/*********print "hello word" per 10 second*******/
	*(volatile int *)(TBAddress + TCSR0) &= 0xffffffdf;
	*(volatile int *)(TBAddress + TCSR0) |= 0x00000080;//start
	while(1)
	{
		if(INTERRUPT)
		{
			print("hello world\r\n");
			*(volatile int *)(TBAddress + TCSR0) |= 0x00000100;//clear interrupt
		}
	}
	/************************************************/
}

为了更加清晰地显示定时器的驱动过程，上述代码对TCSR0寄存器中的各个位进行了设置。以上代码使用的是递减计数器，定时器时钟频率为100MHz。利用中断信号来判断时间是否到达。

梛1013
关注
  • 0
    点赞
  • 踩
  • 7
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
vivado的IP核
12-20
IP压缩包中一共23个IP核，完全可以满足使用需求，不包括之前上传过的74LS73和74LS00，使用的话必须全部解压成文件夹！！！！
vivado三种常用IP核的调用
川游的博客
02-17 2万+
vivado三种常用IP核的调用 当前使用版本为vivado 2018.3 vivado的IP核，IP核（IP Core）：Vivado中有很多IP核可以直接使用，例如数学运算（乘法器、除法器、浮点运算器等）、信号处理（FFT、DFT、DDS等）。IP核类似编程中的函数库（例如C语言中的printf()函数），可以直接调用，非常方便，大大加快了开发速度。 今天介绍的是vivado的三种常用IP核：...
Linux vivado SDK posix定时器“undefined reference to `timer_create‘”
weixin_63876185的博客
12-01 1440
Linux vivado SDK posix定时器问题 已经添加了time.h的情况下 “undefined reference to `timer_create'” 已经添加了time.h的情况下
Vivado常用IP核DataSheet汇总
02-28
1、Vivado常用IP 2、信号处理 3、IP核 4、FFT、CORDIC、DDS、SDRAM、AXI、FIFO、TIMER、ENET、DMA、RGMII、GMII、SERDES、VIDEO
31-Vivado Counter IP设计.7z
03-12
Vivado Counter IP设计,Vivado仿真工程
Vivado中FIRl IP核滤波器设计
01-20
主要是通过Vivado的Fir compiler IP核进行数字滤波器的设计，使用者只要提供相应的指标就可以进行高性能的数字滤波器设计。使用工具：Vivado 、MATLAB Fdatool 、MATLAB（Python）。 一、抽头系数的生成 第一步是...
Vivado Xilinx FFT快速傅里叶变换IP核详解
05-13
快速傅里叶变换v9.0 IP核指南 ——Vivado设计套件 介绍：Xilinx FFT IP核是一种计算DFT的有效方式。 特点：•前向变换（FFT）和反向变换（IFFT）在复数空间，并且可以在运行的同时进行选择配置 •变换点数范围：N...
Vivado FFT IP核例程
05-12
FFT实验例程完整版工程，包含tb激励文件，可以仿真，建议使用modelsim进行仿真。 可以查看https://blog.csdn.net/qq_41894385/article/details/124611267文档，解压密码也在该文档。
VIVADO中UART IP核使用
最新发布
05-21
VIVADO中UART IP核 使用的是AXI-lite通信协议，外部接口分别为RX、TX以及Interrupt。该工程中使用了UART IP核，并且写了AXI-Lite mater部分代码实现UART IP核通信，在tb文件中写了UART rtl代码，可实现IP核与代码...
vivado license集合 适用于各版本的常用IP（网络、RapidIO等）
12-01
此license集合适用于各版本vivado的常用IP（网络、RapidIO等）
vivado修改ip配置_Vivado（2017.1）中 除法 IP核的配置与使用
weixin_30524205的博客
01-15 1807
添加除法 IP核的方法和之前的BRAM方法相同，在IP Catalog → Math Functions→ Divider Generator。 其中常用的关键选项配置解释如下：Algorithm Type：选择不同的算法模式，其中Radix2为常用的模式，LutMult当时数较小的时候使用，High Radix是当数很大的时候使用。常用的是Radix2，此处也是选择的为Radix2.Divid...
vivado IP核：ILA、时钟、RAM、FIFO
weixin_47563272的博客
11-23 2555
vivado IP核：ILA、时钟、RAM、FIFO
vivado 除法器ip核的使用
热门推荐
think ofu
07-30 2万+
通过catalog产生一个除法器ip核 我这里使用24bit / 16 bit 时钟延迟可以手动设置和默认的自动设置。 附录测试代码： 我自己做的测试顶，也有ip自带的tb可用来仿真，可以右键选择set as top来进行仿真。 时钟频率可以通过改变其中参数来设置。 module tb; reg clk; reg s_axis_divisor_tvalid; reg [15:0] s_ax...
Vivado 除法器IP核 小数模式（Fractional)下结果的修正
bingkuoluo的博客
01-06 5826
在使用Vivado的除法器IP核时，Remainder Type可以选择为余数模式（Remainder),或者小数模式（Fractional)。输出的结果即为整数+余数(或者小数)：而当输入信号是有符号数据时，小数模式下的数据是无法直接使用的，因为小数部分也会自带一个符号（可视作一个无整数位的定点数），所以需要进一步修正。 在使用过程中，对可能出现的三种情况 进行说明 1.若结果无整数部分，则直接对小数部分根据要求进行操作即可。 2.若结果存在整数部分，则对数据的正负进行判断： 若为正数，则舍去小数
[Vivado] IP核学习之Binary Counter
weixin_45857378的博客
11-13 622
具体参考Xilinx文档，pg121-c-counter-binary Version12.0。
FPGA Vivado环境下实现计数器
qq_53632296的博客
06-23 1339
4.点击 RTL ANALYSIS→Open Elaborated Design→Schematic 项，可以查看 RTL 描述后的结构，如下所示。SIMULATION→Run Simulation→Run Behavioral Simulation进行。5.新建一个仿真文件命名为counter_simulation。
Vivado 全局重定时vs 局部重定定时
优秀分享团队
12-05 838
重定时（Retiming）介绍 重定时（Retiming）是一种时序优化技术，用在不影响电路输入/输出行为的情况下跨组合逻辑寄存器从而提高设计性能。图1所示的电路是六输入加法器，其中有一条关键路径，红色推出显示的路径是限制整个电路性能的关键路径。  通过对加法器输出路径上寄存器进行重定时设计，调整电路的组合逻辑，可以改变整个电路的性能。 整个电路的延迟是4，图2展示的是一种寄存器组合方法可以将逻辑最小化，将输出寄存器融合到逻辑寄存器中称为向后重定时设计，这一步完成后关键路径被压缩为二输入加法器。 关于上
vivado fft ip核详解
07-11
### 回答1： Vivado FFT IP核是Xilinx公司提供的一种用于高性能快速傅里叶变换（FFT）的可编程逻辑器件，可用于信号处理、通信系统、雷达、音频处理和图像处理等领域。 Vivado FFT IP核的主要功能是实现快速傅里叶变换，这是一种将时域信号转换为频域信号的数学技术。FFT是一种高效的算法，能够在较短的时间内对信号进行频谱分析和频率测量。Vivado FFT IP核提供了多种FFT算法，包括基于蝶形算法、流水线和并行化等技术，可以根据应用的需求选择适合的算法。 Vivado FFT IP核提供了多种配置选项，可以实现不同数据宽度、数据精度和时域点数的FFT计算。用户可以通过Vivado设计环境来配置和生成FFT IP核，方便地集成到自己的设计中。IP核的接口支持AXI4-Stream和AXI4-Lite等标准接口，与其他系统组件进行数据交换。 通过使用Vivado FFT IP核，用户可以在FPGA上快速实现高性能的FFT计算，提高系统的性能和效率。IP核的可编程性使得用户可以根据应用需求进行定制，并且可以随着设计的迭代进行功能增强或优化。此外，使用IP核还可以减少设计开发时间和复杂度，提高设计的可重用性。 综上所述，Vivado FFT IP核是一种用于快速傅里叶变换的可编程逻辑器件，具有灵活的配置选项和高性能的计算能力。使用该IP核可以快速实现高性能的FFT计算，提高系统的性能和效率。 ### 回答2： Vivado FFT IP核是Xilinx公司提供的一种用于快速傅里叶变换（FFT）运算的IP核。FFT是一种用于信号频谱分析的算法，广泛应用于数字信号处理领域。Vivado FFT IP核通过硬件加速的方式，实现了高效的FFT计算。 Vivado FFT IP核具有以下主要特点： 1. 高性能：Vivado FFT IP核使用专门的FFT硬件来执行计算，速度比软件实现的FFT更快。它能够在很短的时间内完成大规模FFT计算。 2. 可定制性：Vivado FFT IP核提供了许多可定制的选项。用户可以根据具体的需求选择不同的FFT大小、输出数据宽度、输入数据格式等。这样有助于优化设计，提高系统整体性能。 3. 多种接口：Vivado FFT IP核支持多种接口，如AXI4-Stream接口、AXI4-Lite接口等，方便与其他IP核或外部系统进行连接。 4. 低功耗：Vivado FFT IP核经过优化设计，能够在低功耗下运行，节约能源消耗。 Vivado FFT IP核的应用范围广泛。在通信领域中，它可以用于信号解调、频谱分析、通道估计等。在图像处理领域中，它可以用于图像压缩、图像增强等。此外，在雷达、声音处理、金融分析等其他领域也有广泛的应用。 Vivado FFT IP核的使用步骤相对简单。首先，在Vivado设计工具中导入该IP核，在设计中进行配置和参数设置。然后，将IP核与其他系统进行连接，并根据需要编写相应的控制和数据处理逻辑。最后，生成比特流文件（bitstream）并下载到目标设备中进行验证和调试。 总之，Vivado FFT IP核是一种高性能、可定制的FFT计算IP核，广泛应用于信号处理等领域，为设计人员提供了快速可靠的FFT计算解决方案。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值