ICTBeginner 的博客

本文以Vivado RAM IP的读写为例，实战AXI总线。1.RAM IP配置在IP Catalog中选择Block Memory Generator.[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-2GHmFrQu-1609684566690)(C:\Users\75510\AppData\Roaming\Typora\typora-user-images\image-20210103110827819.png)]配置接口为AXI4-lite。配置位宽为32bit

1.DDC（Direct Digital Controller）​ DDC即在数字系统中对信号进行下变频，实现从射频（中频）信号到基带信号的转变。模拟上下变频的系统框图如下：对于QAM等调制信号，通常有同相和正交两路基带信号，对应正弦和余弦两路同频载波，其模拟上下变频的系统框图如下：[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-aycG27wE-1608434952023)(C:\Users\75510\AppData\Roaming\Typora\typora-use