AXI总线简介（1）

写作本文时，深深感受到很多英文难以用中文确切表达（上大学后语文彻底还给了老师），请读者遇到难以理解的词句，可以查阅原文。

在xilinx的IP中，常用AXI总线来引出各个端口，AXI总线是ARM推出的，soc通用互联协议。

三种AXI总线分别是：

（1）AXI4：（For high-performance memory-mapped requirements.）主要面向高性能地址映射通信的需求，是面向地址映射的接口，允许最大256轮的数据突发传输；

（2）AXI4-Lite：（For simple, low-throughput memory-mapped communication ）是一个轻量级的地址映射单次，即无突发传输接口，占用很少的逻辑单元。

（3）AXI4-Stream：（For high-speed streaming data.）面向高速流数据传输；去掉了地址项，允许无限制的数据突发传输模式。

•AXI4 is for memory mapped interfaces and allows burst of up to 256 data transfer cycles with just a single address phase.

•AXI4-Lite is a light-weight, single transaction memory mapped interface. It has a small logic footprint and is a simple interface to work with both in design and usage.

•AXI4-Stream removes the requirement for an address phase altogether and allows unlimited data burst size. AXI4-Stream interfaces and transfers do not have address phases and are therefore not considered to be memory-mapped.

AXI总线是怎么工作的?

AXI4和AXI-Lite都有5个通道，分别是:

1. 读地址通道

2. 写地址通道

   读写传输有独立的地址通道，该通道携带传输中所有需要的地址和控制信息。

3. 读数据通道

   读数据通道携带从机到主机的全部数据和读响应信息，数据总线的宽度可以为8,16,32,64,128,256,512或1024比特。读响应信号表明读传输的完成。

4. 写数据通道

   写数据通道携带从主机到从机的数据，数据总线的宽度可以是8,16,32,64,128,256,512或1024比特，每8个比特都会有一个字节选通信号(a byte lane strobe signal)，来指示这些数据的哪些字节是有效的。

5. 写响应通道

   从机使用写响应通道来响应写处理，所有的写处理都需要在写响应通道有完成信号。

   AXI4-lite数据总线宽度为32或64比特。

下图表述了读写过程中各个通道怎么工作的。

AXI4-lite与AXI4相似，最值得注意的是