模块级建立时间和保持时间计算 题目: 分析:clk上的延时对于hold是不利的,对于setup是有利的。 而d端的delay对于setup是不利的,对于hold是有利的 因而: M_setup = Tsetup + Teor-delay + Tinv-delay = 2 + 2 - 1 = 3ns M_hold = Thold - Teor-delay + Tinv-delay = 2 - 2 +1 = 1ns