![](https://img-blog.csdnimg.cn/20201014180756922.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
VIVADO
文章平均质量分 87
WeiXin:FPGA自习室
每天点点滴滴记录所思所见
展开
-
如何解决FPGA 高扇出( high fanout)问题
支持原著,转自:https://blog.csdn.net/shshine/article/details/52451997 Fanout,即扇出,指模块直接调用的下级模块的个数,如果这个数值过大的话,在FPGA直接表现为net delay较大,不利于时序收敛。因此,在写代码时应尽量避免高扇出的情况。但是,在某些特殊情况下,受到整体结构设计的需要或者无法修改代码的限制,则需要通过其它优化手段解决高转载 2021-05-05 09:06:57 · 5776 阅读 · 1 评论 -
IBUFDS、IBUFGDS和OBUFDS
目前,大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计,对时钟的周期、占空比、延时和抖动提出了更高的要求。 为了满足同步时序设计的要求,一般在FPGA设计中采用全局时钟资源驱动设计的主时钟,以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现,并设计了专用时钟缓冲与驱动结构,从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单...转载 2021-04-24 16:01:23 · 2600 阅读 · 0 评论