VIVADO的差分转单端IBUFDS的使用

最新推荐文章于 2025-03-29 16:16:59 发布

WeiXin：FPGA自习室

最新推荐文章于 2025-03-29 16:16:59 发布

阅读量8.9k

点赞数 6

原文链接：https://editor.csdn.net/md?not_checkout=1&articleId=116093328

版权

VIVADO的差分转单端IBUFDS的使用

pp_0604 2020-07-06 11:43:47

1883

分类专栏：笔记

本文链接： https://blog.csdn.net/pp_0604/article/details/107153544

版权

   外部控制器与FPGA通信的输入输出都是采用的差分信号，所以在FPGA内部处理的时候，对于输入信号需要差分转单端，输出信号需要单端转差分。
   直接使用IBUFDS和OBUFDS来实现。
   `	//差分转单端
IBUFDS RXD_FPGA_diff 
(
 .I(RXD_P_FPGA),
 .IB(RXD_N_FPGA),
 .O(RXD_FPGA)
   );

     
     
     
     1
2
3
4
5
6
7
8
9

  //单端转差分
    OBUFDS TXD_FPGA_diff 
    (
     .O(TXD_P_FPGA),
     .OB(TXD_N_FPGA),
     .I(TXD_FPGA)
       );

	不过IBUFDS模块在仿真时报错，如下

 
 
 
 1

[VRFC 10-529] concurrent assignment to a non-net RXD_FPGA is not permitted [“F:/PP/VIVADO/QF81705/QF81705.srcs/sources_1/new/FPGA_COMM_RX.v”:59]

	原来是因为我把 RXD_FPGA和TXD_FPGA都定义为的reg信号。但是IBUFDS里面的.O是输出信号，应该使用的ASSIGN，所以只能定义为 wire RXD_FPGA;所以会报错。

 
 
 
 1

点赞 4
评论
分享
x
海报分享

扫一扫，分享海报
收藏 8
打赏

打赏

pp_0604

你的鼓励将是我创作的最大动力

C币余额

¥2 ¥4 ¥6 ¥10 ¥20 ¥50

您的余额不足，请先充值哦～去充值
举报
关注关注
一键三连

已标记关键词清除标记

xilinx kc705 时钟输入电路

这个电路是差分时钟输出，我想肯定有办法将差分信号转为单端信号，就去查阅了一下资料，

IBUFDS、IBUFGDS和OBUFDS都是差分信号缓冲器，用于不同电平…

插入表情

还能输入1000个字符

IBUFDS 是差分输入的时候用，OBUFDS是差分输出的时候用，而IBUFGDS则是时钟信号专用的输入缓冲器。

下面详细说明：

IBUFDS

Differential Signaling Input Buffer with Selectable I/O Interf

目前，越来越多的工程师会用到Vivado IP Integrator（IPI）。它的强大之处在于通过实例化和互连IP构建复杂的设计。现在的IPI中，不仅可以添加Vivado IP，还可以添加用户代码，使其以Block的形式出现在IPI中（IPI的设计被称之为Block Design）。同时，IPI提供的Designer Assistance功能也进一步提升了工程师的工作效率。

如前所述，IPI中可以添加各种IP，除了一些AXI接口的IP外，还有一些小巧的IP，在

IBUFDS、IBUFGDS和OBUFDS都是差分信号缓冲器，用于不同电平接口之间的缓冲和转换。IBUFDS 是差分输入的时候用，OBUFDS是差分输出的时候用，而IBUFGDS则是时钟信号专用的输入缓冲器。
下面详细说明：

IBUFDS
Diffe

目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟…

1.双口RAM概述

2.Vivado 双口RAM IP核

2.1 Block Memory Generator概述

2.2 真双口RAM的设置

2.2.1 Basic设置

2.2.2 Port设置

3.双口RAM例程

4.仿真

4.后记

5.参考文献

1.双口RAM概述

双口RAM（dual port RAM）在异构系统中应用广泛，通过双口RAM，不同硬件架构的芯片可…

…

IBUFDS #(
.DIFF_TERM(“FALSE”), // Differential Termination
.IBUF_LOW_PWR(“TRUE”), // Low power=“TRUE”, Highest performance=“FALSE”
.IOSTANDARD("DEFAUL…

用OBUFDS原语（Primitive）可以进行单端转差分输出，其实使用该原语就是在FPGA IO Bank使用了一个LVDS发送器。

对应的，用IBUFDS原语可以进行差分信号的接收，…

IBUFG 即输入全局缓冲，是与专用全局时钟输入管脚相连接的首级全局缓冲。所有从全局时钟管脚输入的信号必须经过IBUFG单元，否则在布局布线时会报错。IBUFG支持AGP，CTT，GTL，GTLP，HSTL，LVCMOS，LVDCI，LVPECL，LVTTL，PCI，PCIX,，SSTL等多种…

xilinx原语位OBUFDS，用法如下：

OBUFDS instance_name (

.O (clk_output_n),

.OB (clk_output_p),

.I (clk_input)

)…

简述：变分模态分解由Konstantin Dragomiretskiy于2014年提出，可以很好抑制EMD方法的模态混叠现象（通过控制带宽来避免混叠现象）。与EMD原理不同，VMD分解方式是利用迭代搜索变分模型最优解来确定每个分解的分量中心频率及带宽，属于完全非递归模型，该模型寻找模态分量的集合及其各自的中心频率，而每个模态在解调成基带之后是平滑的，Konstantin Dragomiretskiy通过实…