硬件面试经验

更多硬件面试经验关注：YJ_hareware
Mps的题像神仙一样

深圳鼎阳：成都新成立了射频部，他们公司还派了两个员工来我们实验室学微组装

你们面了大疆的应该出结果了吧！1-2周决定进不进二面

cvte这次面试咋和我实习面试不一样？：

【潜水】蜉蝣天地 2022/8/26 13:32:11
一直面了45分钟
把我底裤都面没了
都问了什么问题
很多很杂
包括示波器，射频，元件原型啥的

【知识宝库佬】
昨天芯动主管面问我电感是不是越大越好？ 给我问蒙了

【博览群书佬】失业的小方 2022/8/26 13:38:44
大了会影响瞬态响应吧

【知识宝库佬】37
还有FB反馈引脚加到输出电容端还是负载端？ 为什么

【博览群书佬】失业的小方 2022/8/26 13:39:49
输出电容端

【知识宝库佬】
我知道输出电容端

【潜水】与时俱进 2022/8/26 13:40:38
如果不考虑成本和封装确实是越大越好

【知识宝库佬】
原因大概说了下 可能比较稳定 他让我下去查一下
【知识宝库佬】
好几个问题都让我下去查一下 还问了高速电路的知识

主管面的嘛
【潜水】蜉蝣天地 2022/8/26 13:42:38
和我今天面的差不多
【智多星佬】东南 2022/8/26 13:42:45
看你们面试，都感觉慌

【知识宝库佬】重邮+2022/8/26 13:42:48
还有比如DC-DC的输入电压7-12V，你会选择哪个电压输入，为什么？
我选7V 为什么我就不知道了，我要下去查一下
效率更高吧

蜉蝣天地 问我对电感的选型关注什么参数，dcdc电路的驱动波形为什么会有尖刺
开关频率大？
+杨德瑞 2022/8/26 13:44:07
我说了效率
他说效率都差不多 闭环反馈会调节占空比 还有LDO的最大热损耗

图片

因为到了3W，干扰量减少了很多好像

哦对了，还问了电容种类和用途

满足3W原则的信号，信号间的串扰可以减少70%10w减少100%好像

把运放的参数说出来应该就差不多了吧：输入失调电压，失调电流，供电电压，增益带宽积，压摆率，是否轨对轨

TIA的底噪

dvdc的电流回流路径的pcb怎么布局

最小电流环路

图片

刚面完小米二面，硬件测试与验证工程师，只问了简单的项目，都没往深里问

大疆？问了有关mos管开关特性那三个电容和驱动电路产生LC谐振的原因，过程，解决方案，还要我推导具体数值

【潜水】多线程皮皮瞎 2022/8/26 16:35:51
后面还问了负载电容的选型，我答了，但是没答全

【潜水】! 2022/8/26 16:36:20
lc震荡是因为走线寄生电感和mos结电容组成

【潜水】多线程皮皮瞎 2022/8/26 16:36:46
关键我昨晚还把晶振电路里负载电容的知识复习了一遍，今天一面就慌了

【潜水】多线程皮皮瞎 2022/8/26 16:37:40
或许秋招的第一份面试就是这样吧

DCDC的FB引脚不是输出固定电压，根据这个电压选择分压电阻得到想要的输出电压吗

图片

我觉得是形成闭环控制输出电压的，fb根据需要作环路补偿，防止dcdc输出调整过程不稳定或者过阻尼吧

图片

图片

追眸 2022/8/26 21:35:39
然后还有就是我之前发的图片里那样，用dcdc，我一般都是可调输出的，fb脚都是接分压电阻的

【AE佬】随遇而安 2022/8/26 21:38:40
FB脚是接运放的反向输入端的。正向输入端一般会有个参考电压。稳定之后FB电压与参考电压相同。就可以通过调电阻，调节输出了。

追眸 2022/8/26 21:40:52
对

追眸 2022/8/26 21:42:06
我的意思是，我看到那个问题，第一反应是fb脚接分压电阻，给的两个里没这个选项，那两个里我更倾向负载附近

台达面完了，里面一场有三个面试官

芯动笔试：好像分题型