海思hi3516dv300音频调节总结

天未及海宽

已于 2022-09-20 14:38:51 修改

阅读量3.3k

点赞数 4

分类专栏：海思文章标签：海思

于 2021-06-28 10:11:03 首次发布

本文链接：https://blog.csdn.net/qq_39048131/article/details/118292347

版权

海思专栏收录该内容

20 篇文章 ¥19.90 ¥99.00

订阅专栏

超级会员免费看

本文详细介绍了海思hi3516dv300芯片在音频调节过程中的关键步骤，包括硬件设置、I2S概念、音频上行和下行的配置，以及在配置fm1288芯片时遇到的问题和解决方案。针对下行方向的问题，提到了上行的正常情况和下行的方向差异。在遇到问题时，建议参考厂家提供的Linux驱动代码，并强调了MIC_BIAS、PWD#和RST#引脚的正确操作。文章还提供了相关参考资料。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

1.硬件

在这里插入图片描述

Hi3516支持内置AudioCodec/外置音频解码芯片； 由于这里硬件上外接FM1288,故走的是外置,通过I2S接入, 通过MIC单端/差分输入音频.
由于之前一直调试内置Codec，这里任然保留内置相关代码;

2.重要概念

2.1. I2S相关概念

（1）LRCLK (帧时钟，也称为WS)
	当LRCLK为低电平时表示传输左声道,高电平时表示传输右声道,
	LRCLK的频率 = 采样频率

（2）SCLK(串行时钟) ,也叫BCLK(位时钟)；方波形式存在
	对应数字音频的每一位数据,SCLK都有一个脉冲.
	SCLK的频率 = 2 * 采样频率 * 采样位数;

 (3) SDATA 串行数据,就是二进制补码表示的音频数据.

(4) MCLK(主时钟,也叫系统时钟)
	一般采样频率的256倍或384倍,它并不是必须的,可有可无,具体看要求.

(5)
	I2S是一种比较简单的数字接口协议,没有地址或设备选择机制;
	在I2S总线上,只能同时存在一个主设备和发送设备;
	主设备可以是发送设备,也可以是接收设备,或是协调发送设备和接收设备的其他控制设备;
<