![](https://img-blog.csdnimg.cn/20201014180756724.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA学习笔记
芷葺兮荷屋
这个作者很懒,什么都没留下…
展开
-
#FPGA学习笔记# 如何实现3—8译码器
一、原理1、简述:三位二进制信号的输入,实现八位二进制信号的输出2、真值表如下其中 A、B、C是三路输入,EN为使能端二、实验代码module My3_8(a,b,c,out); input a; input b; input c; output reg [7:0]out; always@(a,b,c) begin case({a,b,c}) 3'b000...原创 2018-11-14 15:58:30 · 1874 阅读 · 0 评论 -
#FPGA学习笔记# 如何实现二选一多路器
一、原理1、两个输入:a,b;一个输出:out2、复位按键:按下:低电平,输出状态与a一致释放:高电平,输出状态与b一致3、按键原理如下:按键按下时,低电平有效;释放时,高电平有效。二、实验代码module LED(a,b,key_in,led_out); input a; input b; input key_in; output led_out; assign led_...原创 2018-11-14 16:30:36 · 733 阅读 · 0 评论 -
#FPGA学习笔记# 状态机的实现
一、原理介绍状态机:一个状态机对应多种状态,每个状态由一个触发条件改变;项目例子介绍:当检测到测试数据中“FPGA”四个字母连续出现,led状态改变;二、实验代码 //项目文件module FiniteStateMachine(clk,Rst_n,data,led);//检测FPGA input clk; input Rst_n; input [7:0]data;//输...原创 2018-11-20 16:47:37 · 251 阅读 · 0 评论 -
#FPGA学习笔记# 计数器的实现
一、项目原理500ms,led翻转一次,系统时钟为50M~20ns;计数25_000_000次二、实验代码//项目文件module Count(clk,rst,led);input clk;input rst;output reg led;reg [24:0]count_i;//产生一个每10ns翻转的时钟always @(posedge clk or nege...原创 2018-11-20 22:49:29 · 754 阅读 · 0 评论 -
#FPGA学习笔记# 阻塞赋值和非阻塞赋值
一、项目原理在always 块语句中,使用阻塞赋值,完成组合逻辑的电路结构;使用非阻塞赋值,综合成时序逻辑电路结构。以下将RHS做等号右边的表达式或者变量;LHS做等号左边的表达式或者变量;1、阻塞赋值:在赋值操作进行时,先计算RHS的值,此时,赋值语句不会受到别的语句的干扰,知道RHS赋值给LHS结束的时刻,才允许别的语句执行。在概念上,同一always 块语句中,后一赋值语句的...原创 2018-11-19 15:32:13 · 562 阅读 · 0 评论