TCD1300基于cpld（epm240/570cpld开发板）时序电路驱动

1. 首先要根据官方文件对波形进行分析。我们需要：
   1. SH脉冲：大约1050ns的高电平。
   2. 转移栅脉冲：大约间隔3800个clk周期，进入转移，转移时出现3350ns高电平，非转移时0.5mhz。
   3. 复位时钟：1mhz，每周期270ns的高电平，大约1:4就可以。
2. 方案：cpld全功能开发板为我们提供50mhz的矩形波。我们需要一个50分频的电路实现转移栅脉冲和一个5分频的电路实现复位脉冲的设计。我们的CCD驱动时序信号电路的模块化设计方案：
   1. 在3800计数器的高电平出现时延时一段时间置高，出现SH的脉冲。
   2. 50分频接2分频电路，出现0.5mhz的矩形信号，然后接3800的计数器，翻转出高电平，然后进行转移，即可得到转移栅脉冲。
   3. 5分频电路实现10mhz的信号，然后用10进制加法计数器设计出占空比为30%的复位脉冲。
3. CCD驱动时序信号主要电路展示：
   1. 50分频电路                                                                                                                                                                           
   2. 5分频电路                                                                                                                                                                            
   3. 3800计数器电路                                                                                                                                                                     
   4. 示波器呈现图像展示                                                                                                                                                         ​​​​​​​