- 博客(22)
- 资源 (2)
- 收藏
- 关注
![](https://csdnimg.cn/release/blogv2/dist/pc/img/listFixedTop.png)
原创 00 从零开始学习ZYNQ_ARM目录
本专栏采用正点原子领航者,(7010也可以学习)的ARM端,从零开始学习的教程,在官方教程的基础上,加入PL-PS交互的知识,同时融合多个工程于一体。
2023-07-24 23:13:06
199
![](https://csdnimg.cn/release/blogv2/dist/pc/img/listFixedTop.png)
原创 00 从零开始学习ZYNQ_FPGA目录
本专栏采用正点原子领航者,ZYNQ7020(7010也可以学习)的FPGA端,从零开始学习的教程,在官方教程的基础上,加入通信类有关知识,同时融合多个工程于一体。
2023-07-11 20:54:32
116
![](https://csdnimg.cn/release/blogv2/dist/pc/img/listFixedTop.png)
原创 00 每周一个硬件电路目录
本专栏主要是每周介绍一个硬件电路,适合于通信、电子信息工程等专业本科生,设计模电、数电等知识,同时介绍数据手册的使用。有问题可在文章底下评论,反应多的,在本目录中加入。
2023-07-10 22:39:11
100
![](https://csdnimg.cn/release/blogv2/dist/pc/img/listFixedTop.png)
原创 00 汇总-数字通信与模拟通信
本专栏旨在对大学所学的模拟通信、数字通信进行介绍,之后会通过matlab、实际模拟电路、数字fpga进行穿插介绍,本文为之后该专栏做合集整理,同时也开放为问题整理区,关于博客内容的问题在本文进行解答。
2023-05-09 13:57:24
134
原创 基于24LC65P的EEPROM设计
SCL就是400KHz时钟。SDA,应在SCL上升沿后保持一定时间高电平,即Tsu,即此时SCL、SDA均为高。在保持Tsu后,SDA拉低,且最少具有Thd时长的低电平,即SCL为高、SDA为低。且之后SCL所有上升沿时,SDA均为高。在SCL上升沿时,SDA为低,即和开始过程的最后一句话相反,此时SCL上升沿后,SDA需要保持一定时间的低电平,即Tsu,即此时SCL为高、SDA为低,保持后,SDA拉高,即完成结束。
2023-08-21 20:41:21
388
原创 5 数字通信之ASK调制解调——理论篇(1)
振幅键控、前面加数字代表几进制,例如:2ASK、4ASK。2ASK即只有0和1其对应两个幅度,4ASK有00、01、10、11其对应四个幅度。,如果是4ASK:0 1 2 3对应0、1倍幅度载波、2倍幅度载波、3倍幅度载波。由于学习方便,我们一般都只考虑2ASK系统,实际生产生活中可能会用到4ASK等,分析方法基本一致。
2023-07-25 22:54:00
6876
2
原创 03 基于74HC74的分频器设计-数字芯片
1、要求:通过D触发器实现一个分频器设计。2、实现方案:采用74HC74芯片,74HC74是个双D触发器,把其中的一个D触发器的“Q非”输出端接到D输入端,时钟信号输入端CLK接时钟输入信号,这样。把同一片74HC74上的两路D触发器串联起来,其中一个D触发器的输出作为另一个D触发器的时钟信号,还可以实现4分频。3、但是受限于数字芯片,其,较高频率的分频器设计后续会分享。
2023-07-24 23:08:23
5113
原创 WIRE4-HDLbits
下图表示了电路的每一个部分如何与Verilog代码的每一位对应。接入到模块外的有:三个输入端口和四个输出端口。action当你有多个assign语句时,他们出现在代码中的顺序并不重要。不像编程语言,assign语句表述了事件间的连接,而非从一个数值赋值到另一个的过程。betweenalreadyinputandoutputinput aassign一个潜在的存疑的问题现在澄清:这里绿色的箭头表示了线之间的连接,而其本身并非是线。
2023-07-24 19:15:34
88
原创 02 按键控制LED——ZYNQ_FPGA
在之后,还可以创建一个always块,通过判断led_ctrl来对LED的IO进行操作,如此我们可以初步估计:cnt在0-25000000逐步增加,当到25000000时,将led_ctrl反转,当led_ctrl为0时,LED为01,否则为10。利用这个特性,当sys_clk时钟为50MHz,即一秒运行50_000_000次,对于0~25_000_000(25_000_000计数),一秒可以运行两次。即解释了,always #10 sys_clk=~sys_clk,这个10的单位了,即10个1ns。
2023-07-22 21:47:35
400
原创 01 ZYNQ_ARM-UART与基本界面介绍
虽然是ARM端的开发,但是需要先在VIVADO端进行硬件平台的创建,再设立好工程路径、工程名,选择好对应芯片即可(不创建任何.v文件),如下图所示。首先,对于ZYNQ而言,。点击Create Block Design,添加ZYNQ设备,注意在前文中已选定好芯片信号为ZYNQ7系列,此时下面的ultra系列都是无法使用的。固定IO,不管所以,当只使用PS时,可以去掉M_AXI_GP0_ACLK、FCLK_CLK0、FCLK_RSET0_N。
2023-07-20 22:01:59
552
原创 4 模拟通信之AM调制解调——实践篇(3)
通过multisim实现了基带信号直流叠加,AM乘法器调制,二极管包络检波,并给出实际的AD工程电路,同时在实际应用场合中需要注意的问题。
2023-07-19 22:50:28
4572
13
原创 02 二选一键控选择电路设计-模拟芯片
如题,需要设计一个通过按键选择输出的电路设计,通过实现一个选择电路,方法有很多,本文介绍采用模拟开关芯片的方式,同时还有数字开关芯片。对于,对于电源控制有NMOS、三极管、继电器等等,后续都会讨论。
2023-07-18 22:39:49
1266
原创 01 ZYNQ_FPGA开发工具
(同时自动安装SDK、HLS开发软件)其可以实现针对Xilinx的FPGA创建工程,编译Verilog,使用各类IP核等,前期只需要使用vivado,对于tb仿真而言,vivado是自带仿真功能的,对于ila而言,vivado同样自带。
2023-07-13 14:13:25
157
原创 01 译码器生成相差180°时钟对
通过译码器生成相差180°的时钟对,实现差分时钟。当然如果仅仅实现一个差分时钟,通过反相器,将输入直接反向就好了,但是无法保证较为准确的180°,因为具有相位延迟,但是通过译码器生成一对差分时钟,器件对于两路信号的延迟是相同的,可忽略。
2023-07-10 23:09:37
204
原创 3 模拟通信之AM调制解调——仿真篇(2)
使用MatLab仿真幅度调制(AM),具有载波信号和调制信号。通过随调制信号改变其幅度来调制载波信号,从而产生可以解调以恢复原始调制信号的新信号。解调过程可以通过与载波信号的同步检测来实现,无论有或没有相位差。利用FFT对信号进行频谱分析,验证了调制解调过程的有效性。
2023-05-15 10:44:44
2468
原创 2 模拟通信之AM调制解调——理论篇(1)
在无线电通信中,AM信号通常使用较低的频段,例如535 kHz至1605 kHz(AM广播电台频段)和120 MHz至170 MHz(航空通信频段)。在无线电和电子工程中,AM信号也可以使用其他频段,但这取决于应用的具体要求和可用的频谱资源。例如2021年电子设计竞赛的AM信号则为20~30MHz,后续将章节将详细对AM信号的仿真篇、实战篇进行阐述。%5Cphi%29。
2023-05-11 12:44:14
37480
3
原创 1 数字通信与模拟通信
数字通信是指使用数字信号传输信息的通信方式,它包括数字信号的产生、编码、调制、传输、解调、译码和信号处理等一系列技术。数字通信的优点包括可靠性高、抗干扰能力强、传输容量大等。数字通信广泛应用于互联网、移动通信、广播电视、卫星通信、电力线通信等领域。在数字通信中,常用的技术包括调制解调、信道编码、多路复用、数字信号处理等。关于其过程,可以如下图看到:信源信号经过信源编码、加密、信道编码、数字调制后进入信道,这一系列过程,由红框标注了信源编码和数字调制是最重要且最常用的部分。信源abcdefgh。
2023-05-09 13:52:00
991
1
原创 ZYNQ—BRAM全双工PS_PL数据交互(开源)
本博客介绍了,PS写数据到BRAM,触发PL读取,PL读取各个地址的数据并+2分别写入到后面地址上,触发PS中断读取。
2023-01-02 20:57:49
2595
7
原创 关于labview与stm32串口通信 只能读取不能发送问题
本文章解决了一般在使用LABVIEW与STM32单片机进行串口通信时遇到的问题
2022-03-30 22:59:33
3374
23
原创 FIR窗函数和IIR模拟、数字滤波器的MATLAB实现
本文对x信号进行时域频域的分析,通过采用三种(IIR模拟、IIR数字、FIR)滤波器对信号的三个频点进行滤波,分别得到三个信号。
2022-01-04 10:57:50
1704
原创 C语言数据结构链表大作业
数据结构C语言链表大作业一、什么是链表1、数组、顺序表与链表二、学生信息数据库需求分析1.引入库2.读入数据总结需求分析欢迎使用Markdown编辑器新的改变功能快捷键合理的创建标题,有助于目录的生成如何改变文本的样式插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能,丰富你的文章UML 图表FLowchart流程图导出与导入导出导入一、什么是链表1、数
2021-03-25 23:39:36
1729
AM信号调制解调的multisim仿真
2023-07-19
计算机网络:socket握手编程
2023-05-09
matlab滤波器实验及报告.rar
2021-06-12
数据结构链表大作业报告
2021-03-24
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人