AD学习笔记——B站学习记录

最新推荐文章于 2024-01-21 14:35:46 发布
最新推荐文章于 2024-01-21 14:35:46 发布
阅读量1.2k 收藏 16
点赞数 1
分类专栏： 笔记 PCB altium designer 文章标签： pcb设计制作
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_39470634/article/details/114926270
版权
笔记 同时被 3 个专栏收录
3 篇文章 1 订阅
订阅专栏
PCB
1 篇文章 0 订阅
订阅专栏
altium designer
1 篇文章 0 订阅
订阅专栏

AD学习笔记——B站学习记录

B站视频路径

https://www.bilibili.com/video/BV16t411N7RD?from=search&seid=18132105743233743851

这是我在B站学AD的一个视频资源，是凡亿的（非广告，狗头保命~），视频中AD用的版本是2019，我实际用的是2017，两个版本在界面布局和功能上有所不同，但不影响学习，但最好使用一样的版本（我在学拼板那块的时候跟视频不一样，很恼火）

ps.记录比较零散，当个参考就行了，个人认为重要的部分都高亮了

一、菜单栏操作

  1. 带下滑杠的，可以快捷键
    在这里插入图片描述
  2. 自定义快捷键：可以ctrl+左键进入设置界面

二、（SCHLIB）原理图库

  1. 按住shift拖动可以自动增加ID并复制

  2. Default Designator里面设置如 R?
    在这里插入图片描述

  3. 电阻的封装可以用0603或者0805

  4. 名字上面多横杠（即负电平有效），在需要加的每一个字母后面输入反斜杠
    在这里插入图片描述

  5. 注意保存工程，不然模型（添加Footprint时）识别不了

  6. 修改后可以右键点击 更新原理图，可以更新修改后的元件，注意只针对原理图

  7. 注意电阻的阻值有多种，如果每种阻值的pcb模型不同，最好是设置多个原理图模型，否则在原理图中管理器修改或挨个双击更改

三、（Pcblib）封装库

  1. 焊盘的标识需要跟原理图库元件的引脚标识一样，特别是二极管。个数也要一样

  2. 特殊粘贴可以实现焊盘的阵列粘贴，增量可以是负的，即递减
    在这里插入图片描述
    注意阵列粘贴需要先复制，而且会重复第一个，注意删除掉。当然用剪切方式复制最好，不过这种方法会找不准位置

  3. 绘制线的时候按Tab可以改线的粗细

  4. Multi-Layer是通孔，Top Layer是表层。分别对应插针和贴片式

  5. 紫色是阻焊，作用：防止有阻焊的绿油覆盖，导致无法焊接。
    强迫完成顶部隆起表示让绿油覆盖
    在这里插入图片描述

  6. Pcblib移动特定的距离，选中器件，按m，可以通过x/y轴进行移动
    在这里插入图片描述

  7. 测量距离用ctrl+m，消除距离显示用shift+c

  8. Ctrl+c并根据制定偏移量复制后，可以用x进行左右镜像翻转

  9. 需要有插件IPC Footprint Generator才能进行向导创建封装

  10. 注意隐藏的管脚

  11. 常见出现的错误
    1） 没有添加封装或者lib里面没有这个封装
    2） Lib封装的管脚没有对上原理图模型的引脚（缺失）
    3） 管脚的标识不匹配

  12. 有的封装从其他版本里复制过来，可能会出错，这时候就只需要重写根据数据做一遍就行

四、原理图

  1. 双击原理图边缘可以设置纸张大小
    在这里插入图片描述
  2. 转动现有元件需要先按住shift进行拖动复制，才能进行转动（即再复制一个元件）
  3. SchDoc -> 工具 -> Annotation -> 注释 控制位号的编辑
    在这里插入图片描述
  4. PcbDoc -> 工具 -> 封装管理器 添加封装，进行批量修改
    在这里插入图片描述
  5. 一个模型可以有多个封装，但是生效的只有一个。生效哪个需要在原理图中自选。注意也可以在原理图的封装管理器中进行edit，来控制有效的先后顺序
    在这里插入图片描述
  6. 原理图 -> 工程 -> 工程参数 常用的一些问题有，将下述改为致命错误
    1） VAwC -> Duplicate Part Designators（器件标号重复）
    2） VAwN -> Floating power objects
    3） VAwN -> Floating net labels
    4） VAwN -> Nets with only one pin（没有网络标号的引脚，需要添加No ERC的×，以此表示没有电气特性）
  7. 致命错误会有波浪线
  8. 编译原理图，右键点击文件，然后Compile
  9. Ctrl + 左键移动器件，可以使器件脱离网络
  10. Shift + 左键移动器件，可以增量复制器件
  11. 垂直分割，原理图中 工具 –> 交叉选择模式。可以实现PCB和原理图某器件同时选中

五、PCB（大部分操作和Pcblib相同，反之亦然）

  1. 虽然丝印重叠了焊盘，但不影响实际生产和使用。不过可以 编辑 -> 裁剪导线（快捷键EK） 对重叠部分进行裁剪
  2. 如果想将现成的pcb里面扒出封装，可以 设计 -> 生成PCB库
  3. Pcb 暂时去除绿色，快捷键TM
  4. 可以先去 工具 -> 设计规则检查 里面将 Rules To Check全部关闭，只打开Electrical里面的
    在这里插入图片描述
  5. 在机器层1或keepout画出pcb的外框
  6. 放置 -> 尺寸 -> 线性的，可以标出尺寸（机器层1）
  7. 最好线放固定孔再做圆角，意思是先做圆角，不好知道交点
  8. 层 相关
    1） 注意默认只有两层，红的Top layer和蓝的Bottom layer
    2） 两层板做电源层和地层比较麻烦，多层比较好设计，而且可以保证信号质量，但是多层成本高
    3） Shift + S 单层显示
    4） 注意singal是正片，即画一条线，只有线是铜，其他部分则没有。而负片是完全相反，只有线那部分没有铜，作用是分割出一片有铜区域
    5） 内层最好用负片层
    6） 快捷键DK进入叠层管理
  9. 布线选项，模式是便于手动调整
    在这里插入图片描述
  10. 快捷键 DC ，创建一个网络类，可以统一隐藏某些网络（后点击右下角的界面PCB中的PCB）。如隐藏PWR类的网络，便于看出信号的流向
    在这里插入图片描述
  11. PCB布局，用先大后小的原则。先摆插针，后根据喜好流向将模块大致摆放
  12. 快捷键N可以用于隐藏所有连接线
  13. 定位器件文本，ctrl + a 后按 a 选择定位器件文本
  14. 快捷键TC可以交叉定位器件，作用是同时定位原理图和PCB某器件或者引脚
  15. Ctrl + 左键可以高亮相同信号引脚
  16. 注意模拟地GGND和数字地GND的区别
  17. 注意规则会修改这些部分
    在这里插入图片描述
  18. 线宽、间距规则
    1） 最小线宽/间距，6~4mil常规
    2） 注意线宽的优先级
    在这里插入图片描述
  19. 过孔规则
    1） 2 * H +(-) 2mil H表示过孔孔径大小，左式的结果是过孔直径（需要在工具 -> 优先选项 -> fefault 里面设置via）
    2） 过孔一般要覆盖绿油
  20. 内层规则
    1） （负片层）Planeclearance一般设置8mil
    2） 铜皮，最好别全连接，有虚焊的风险（个人见解是全连接，十字容易接触不良）。除非是载流（如电源信号），或者过孔
    ***注意十字连接是防止因为焊接时因为导热，影响整个板子（主要针对铜皮）。但也要注意因为十字而使焊盘和铜之间连接不良（主要针对铜皮）。内负电层最好用全连接（个人觉得）
    在这里插入图片描述
  21. 丝印、油墨
  22. 焊盘周围的紫色是油墨，防止印刷，所以丝印如果重叠，会看不到。推荐规则参数设置为2mil
    在这里插入图片描述
  23. 有两个插件，一个关于敷铜，一个关于logo（视频中用到的插件）
  24. 扇孔
    1） 最好先打孔，不然可能会导致上下层短路。即打孔占位
    2） 就近打一个孔，（上下层）减少回流路径，如GND的敷铜需要放过孔，减少回流
  25. 提供蜂鸣器能源的线，也属于电源
  26. Ctrl + H可以删除整条线
  27. 先有线后才能加class网络操作，右键点击
  28. 30mil的线宽可以过1A多的电流
  29. PCB布线
    1） 先走信号线，后走电源线
    2） 先隐藏 地 部分，走其他电源部分。最后走 地
    3） 电源的过孔做多一些，这样孔越多，同一时间经过的电流就越多
    4） 近的网络（模块内）用红线，远的网络（模块间）用蓝线
    5） 负层，用快捷键PL即线进行分割
    6） 注意信号线优化和修改
    7） 线之间尽量并行着走，这样在后面灌铜的时候整洁
    8） 剪切粘贴到另一层需要用特殊粘贴，如 板框外延粘贴到keep-out层
    9） 多余的尖角铜皮用 多边形挖空 挖掉（防止放电）
    10） 焊盘与焊盘之间的铜可以挖掉
  30. DRC检查
    1） Clearance Constraint (Gap=6mil) (All),(All) 是开路
    2） Short-Circuit Constraint (Allowed=No) (All),(All) 是短路
    3） Un-Routed Net Constraint ( (All) ) 是间距问题
    4） Modified Polygon (Allow modified: No), (Allow shelved: No) 是铜皮问题
    5） 一些错误解决，可能只需要移动一下器件，再移回来
  31. DRC的检查及丝印的调整
    1）丝印规则
    在这里插入图片描述
    2） 阻焊层是防止绿油覆盖，绿油覆盖后会无法焊接
    3） 字母在下或者左
    4） 字高推荐（字宽/字高）：4/25mil、5/30mil、6/45mil （在摆放器件的时候最好是2/10mil）
    5） 如果丝印联合了移动不了，可以按MS进行选择移动
    6） LOGO需要单色（即灰度）
    7） 邮票孔直径0.8mm，孔孔间距1.1mm，五个孔为宜
    8） 规整的板子适合V-Cut，不规则板子适合邮票孔
  32. 工具-缝合孔，批量添加地过孔

六、其它

  1. 从别人的原理图中获得原理图库
  2. 注意栅格单位的问题，变更单位的快捷键是Q，或者ctrl+Q
  3. Bom表里面包含了 注释，元件，封装，个数 这四个参数
  4. 更改尺寸，如果单位不同，直接带上单位就行
  5. 注意win自带的输入法会占用shift+空格这个切换转角的快捷键
  6. 查找器件，快捷键 JC
  7. 工具栏空白地方 -> 右键点击customize -> 修改默认的快捷键
  8. 老师的快捷键
    在这里插入图片描述
赶路人的星光
关注
专栏目录
ad19电气规则检查_AD设计规则检查
weixin_39601641的博客
12-19 2956
1．RuleViolationsCount违反数2．Short-CircuitConstraint(Allowed=No)(All),(All)短路约束=不允许)(全部),(全部)3．Un-RoutedNetConstraint((All))26Un-Routed净约束(所有)264．ClearanceConstraint(Gap=9mil)(All),(All)间隙约...
Python学习笔记——运算符练习
SY1996922的博客
12-10 1220
运算符 运算符: 赋值运算符 算术运算符 关系运算符 逻辑运算符 位运算 #1.赋值运算符 = name = 'admin' #将后边的值赋给前边的变量 name1 = name #将后边变量的值赋给前边变量，后边变量的值不变 print(id(name),name) print(id(name1),name1) id()返回内存地址 运行结果： 改变name1的值 name = 'ad...
10 AD运行DRC检查
热门推荐
geekYatao
04-24 5万+
 DRC检查是依据自行设置的规则进行的。例如自己设置的最小间距是8mil，那么实际PCB中，出现小于6mil的间距就会报错。并不是DRC有错误的板子就不能使用，例如丝印的错误不会影响电气属性。接下来简单分析几种常见的错误。运行DRC以后，会弹出一个页面和message。只看Message，双击message可以快速定位错误。错误类型[Clearance Constraint Violation]间...
【Altium Designer21】DRC规则检查、错误、设置简析
wsq_666的博客
09-16 3万+
用Altium Designer21绘制完PCB后，会进行DRC检查，然后会提示一些问题，现在就可能出现的一些问题做一下总结，方便日后回看。 1. Clearance Constraint (Gap=10mil) (All),(All) 间隙约束，也就是约束PCB中的电气间距，比如阻容各类元件的焊盘间距小于规则中的设定值，即报警。 规则设置如下： 如上图的表中，可以分别设置走线（Track）、贴片焊盘（SMD Pad）、通孔焊盘（TH Pad）、过孔（Via）、覆铜（Copper）、丝印字符（Text）
【原创】【硬件电路】AltiumDesigner18规则检查含义
DigCore的博客
09-23 1万+
文章首发于同名微信公众号：DigCore 欢迎关注同名微信公众号：DigCore，及时获取最新技术博文。 Layout时最常用的错误检查，这需要在布局布线前做好规则设置，所谓磨刀不误砍柴工，尤其是在Layout时，如果违反规则，就会亮起绿色，项目规模较大的时候特别影响视觉。 执行规则检查后，检查的结果会按下表依次列出： 以上的规则检查项对应的中文翻译、具体的规则设置、约束的具体PC...
Altium designer -- 基本规则设置--间距设置Clearance
dele
03-31 2万+
Altium designer – 基本规则设置 间距设置Clearance 硬件设计 软件 Altium designer 10 PCB设计 间距设置 规则名称1：Clearance 一般间距 - 最小间距：6mil/8mil （优先考虑8mil） 规则1：All 规则2：All 规则名称2：Clearance_IsGND GND网络间距 - 最小间距：15mil/12mil（优先考虑1...
Windows逆向学习笔记——Source Insight 4 注册机制研究
weixin_38526180的博客
08-15 2362
目录前言环境准备1、逆向序列号验证算法 前言 这里po jie的是当前最新版本Source Insight 4.0.118，总结po jie过程有三个部分，如下： 逆向Serial Number序列号验证算法，写出序列号注册机 逆向签名验证过程，签名自己创建的license文件，并使用自己的公钥替换程序中原始公钥 程序运行起来后，会单独开启一个线程用来在线检查Serial Number是否有效，需要修改二进制文件过掉此检查 环境准备 IDA6.8、x32dbg 官网 下载Source Insight 4
Modern C++ 学习笔记——易用性改进篇
小小笑笑川的博客
05-22 928
C++11之后引入了大量语法糖，这简直就是开发人员的福音，本文介绍了其中部分最为关键的语法糖，建议收藏~~~！！！ ModernC++学习笔记是一系列介绍现代C++新特性的文章，结合《effective modern C++》说明了如何更好的使用这些新特性。相互讨论，共同学习，不断成长
python转go学习笔记———面向对象
flandreflor的博客
02-23 381
面向对象OOP 结构体Struct go语言没有类，只有结构体，等同于类(class) //定义一个结构体(类) type Book struct { //如果类首字母大写，表示其他包也能够访问 Title string //如果类属性首字母大写，表示该属性公有，否则为私有 auth string } //创建实例 func main() { // 方式一 var bk1 Book = Book{title: "xixi",auth: "flandre"} // 方式
Android开发学习笔记——常用布局
qq_36425800的博客
07-12 875
Android常用布局Android开发学习笔记——常用布局LinearLayout——线性布局1、orientation（方向）2、gravity和layout_gravity（位置）3、layout_weight（权重）RelativeLayout——相对布局1、相对父布局（属性值为true或false）2、相对其他子控件（属性值为id）FrameLayout——帧布局AbsoluteLayout——绝对布局TableLayout——表格布局ConstraintLayout——约束布局1、相对定位（Re
AD学习小记
sinat_39736273的博客
05-31 2891
AD学习小记 最近在用ad画图的时候，遇到了一些小问题，对于几个报错记忆尤新，特此记录下来。 1、floating net label 和 has only one pin 根据英文的意思是网络标号悬空和单端网络，但是我仔细看我的原理图，本来以为是网络标签的电气属性不对，重新放置网络标签后，发现还是同样的问题，苦思冥想找不到其问题所在。但在无意中挪动了一下32芯片，发现32和边上的导线并没有直接连接，所以直接报错。究其原因还是因为我当时将32芯片剪切后，又粘贴，将原来连上的导线弄断了，这种细节还是要重视。
AD9规则 及处理技巧
baishuitiany的专栏
10-16 2万+
AD9 规则检查中英文对照  Rule Violations Count   违反数     Short-Circuit Constraint (Allowed=No) (All),(All)    短路约束=不允许)(全部),(全部)    Un-Routed Net Constraint ( (All) ) 26  Un-Routed 净约束(所有)26 Clear
解决AD16元件焊盘间距报错 Clearance Constraint Between Pad
BlairFee的博客
03-07 2万+
AD16同一个元件中封装焊盘间距可能会小于整体规则设置，从而导致报错： 错误如下： 有三种解决办法： 一. 在间距规则中增加对“元件”规则的约束： 在Query Helper中选择元件判断规则： 按图上所示把元件标号填写进去： 再运行DRC，就不再有错误了： 二、增加对PAD类的约束 点击Design->Classes...，在Pad Class下面增...
Altium designer21PCB预处理
qq_44149667的博客
05-09 644
将原理图网表导入到pcb中，错误全部排查之后。对PCB进行常规设置以及板框定义。这里的板框定义是在有结构工程师情况下，给出了结构图.dxf文件。 一、pcb导入后常规设置 1.DRC规则设置 设置后将器件绿色报错去除，方便观察移动。 2.修改器件丝印 全部选中后，修改丝印大小 修改后 全选全部器件 打开元器件文本位置 放到器件中间 二、PCB板框导入以及板框定义 “文件-导入-DXF/DWG” 确定之后，出现警告不用管，一般是字体不匹配，OK就行 三、生...
AD常见的问题
m0_69938622的博客
09-07 3012
D,RCopper就是铜的意思，例如第五行第一列里面的10的意思就是：铺铜到走线之间的距离为10。
ad18报错：clearance constraint
最新发布
创世纪GENESIS
01-21 2155
处理办法就说设置一下约束规则，具体的问题具体分析，如果是在网页查看的错误 ，点击链接是无法精确的在pcb图纸上定位的，在ad软件底部的messages里，直接点链接，就可以很快捷的看到报错的具体位置。track(xxxx,xxxx)(xxxxx,xxxx)on keep-out layer，禁止布线层的线条，其坐标是xxxxx。pad g1-1(xxxx,xxxx)on bottom layer，底层的焊盘，名称是g1-1，其坐标是xxxxx。2、这个规则的标准是0.2，现在实际是0.123，小于了标准。
Altium Designer20中遇到的问题和解决办法记录
qq_45702174的博客
12-31 3302
我遇到的报错如下：这个报错直白翻译就是间隙约束。他的意思是你的走线之间的间距太近了，这个根据你自己在走线规则的设置来看，一般这种错误发生在打开别人的工程文件的时候，别人的工程文件的规则跟你的不一样，你在DRC的时候会报错。
原理图与 PCB 绘制备忘
朱工的专栏
11-17 2571
原理图与 PCB 绘制备忘。
【AD错误】Clearance Constraint...
悟已往之不谏 知来者之可追
08-27 2万+
Clearance Constraint(Collision <0.15mm) Between Pad on TopLayer and Track on Toplayer. Short circuit Constraint Between Pad on Toplayer and Track on Toplayer. 无语了一下午的错误，原来是自己把interactively route ...
Un-Routed Net Constraint:Net GND Between PadC1-2 on Top layer And Track on Bottom layer
03-08
这个问题我可以回答。Un-Routed Net Constraint 是指未布线的网络约束，Net GND Between PadC1-2 on Top layer And Track on Bottom layer 是指顶层的 PadC1-2 与底层的 Track 之间的 GND 网络。这个约束的作用是确保该网络在 PCB 设计中被正确布线。
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值