DCA Training Mode(DCATM)

DCA Training mode 是一种方便对DCA[6:0]和PARA逻辑组合信号进行采样环回的方法

​    1、DCATM只能在DCSTM完成后进入

​    2、在DCATM下，DCK处于正常状态，DCS0_n有效时，DCK就对DCA信号进行采样（In DCATM, the DCK is running, and the DCS0_n qualifies when the DCK samples the DCA signals. ）

​    3、所有的DCA和DPAR信号产生一个输出值，且都会通过ALERT_n或者QLBx信号异步环回返回反馈到HOST mem controller ，然后可以对DCS_n，DCK, DCA[6:0]以及DPAR之间的HOST信号时序，进行适当的对其优化

​    4、DCK必须在恒定的相位及频率下，保持有效

​    5、当RCD处于该模式下，不会执行任何功能性命令，只有在退出该模式后，才会恢复正常可执行状态

​    6、在DCATM期间，所有给DRAM的命令以及DATA buffer都会被RCD block

​    7、在DCATM之前，HOST必须确保禁用了RCD的parity&Power Down Mode，直至DCATM完成

Entry and Exit DCA Training Mode

1、通过SMBUS写RW02[3:0]使能DCATM
2、通过SMBUS写RW02[3:0]，或者当在DCA bus上发一个NOP command后，使DCS0_n保持2个或者更多个cycle的低电平，来Exit DCATM

DCATM Operation

        在DCATM下，DCA和DPAR值仅在DCS0_n有效的情况下才会被采样，可以在时钟的上升沿、下降沿或者两个跳变沿都可以进行采样，通过RW02[5:4]选取DCA XOR采样，与功能性操作不同的是，在DCATM下，没有多周期命令的概念，一旦DCA和DPAR被采样，这些值将被逻辑异或，通过ALERT_n输出该值的信号，作为一个静态值，根据DCS0_n的有效信号，这个输出将持续到DCA总线上的下一个采样值

VrefCA：RW[47:40]

退出方式1：写RW02[3:0]

退出方式2：拉低CS至少两个Cycle