自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+

湖之中

折得梅花独自看(ツ)

  • 博客(9)
  • 收藏
  • 关注

原创 基于VC709的GT通信测试(三):DRP动态速率配置

参考可以通过更改TXRATE、RXRATE接口参数或者配置DRP来更改GT的在线速率。TXRATE、RXRATE接口配置的位置如上图红框所示,即所谓的D分频器,相当于DRP配置中的TXOUT_DIV/RXOUT_DIV,当使用TXRATE、RXRATE接口配置时,将忽略TXOUT_DIV/RXOUT_DIV的值。不过这次使用DRP来配置线速率,因此没有引出TXRATE、RXRATE接口。

2025-03-11 17:38:28 921

原创 基于VC709的GT通信测试(二):GT核基本配置

在写这篇记录时其实已经完成了大部分的调试工作,因此前期的一些仿真没有截图记录。上板前的过程姑且粗略地过一遍吧。使用的vivado版本为2020.1。

2025-03-05 12:44:04 491

原创 基于VC709的GT通信测试(一):IBERT测试

VC709开发板资料: https://www.xilinx.com/products/boards-and-kits/dk-v7-vc709-g.html。IBERT测试步骤: https://zhuanlan.zhihu.com/p/93353191。Quad 113 MGTREFCLK1需要自行产生时钟,再通过同轴线引入。

2025-03-03 16:31:24 315

原创 基于FPGA的LVDS过采样数据恢复设计

过采样同步数据恢复

2023-06-03 15:20:09 5413 7

原创 【FPGA】ZYNQ纯PL工程固化QSPI记录

ZYNQ固化

2022-11-08 10:39:37 1846 2

原创 RS码编译matlab仿真2

RS码matlab仿真

2022-08-15 10:09:15 5125 6

原创 RS码编译matlab仿真

RS码matlab仿真

2022-07-19 10:21:26 1735 7

原创 本原RS码编译

RS码编译原理

2022-07-13 12:52:58 2096 2

原创 本原BCH码

BCH码编译学习

2022-07-12 11:46:33 2722 2

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除