接口
束飞羽
这个作者很懒,什么都没留下…
展开
-
DDR3的简述,IP核的建立和时序
1. DDR3的简述DDR(Double Date Rate SDRAM)是双倍速率同步动态随机存储器,双倍速率的含义是在时钟的上升沿和下降沿采样,这样就把采样时钟频率提高了一倍。介绍几个名词:1.逻辑Bank: 它是组成DDR3的存储单元,每个逻辑Bank结构都类似一个带有行列寻址能力的二维存储表格,在逻辑Bank中,先指定一个行(Row),再指定一个列,可以准确地定位到所找寻的存储位置,...原创 2019-03-04 22:34:02 · 5873 阅读 · 0 评论 -
7 series FPGAs Transceiver Wizard IP核使用和测试
学习FPGA一段时间了,前面一直没有系统的总结,这学期把在项目中用到的IP核和一些调试过程中遇到的问题总结一下发出来,坚持下去,一起进步!今天总结一下的GTH核的使用和测试。软件版本:Vivado 2017.4IP核版本:7 Series FPGAs Transceivers Wizard (3.6)FPGA:xc7vx690tfft1927实现功能:四路光纤数据接收,由于GTX IP...原创 2019-03-01 16:21:26 · 16513 阅读 · 19 评论 -
单片DDR3实现乒乓操作的方案
关于单片DDR3实现乒乓操作的方案设计最近在实验室探索这个问题,对于某些项目设计中,在数据处理部分需要存储数据,如果用Block RAM资源,则会占用极多的RAM资源或者全部的Block RAM资源也不足以存放一批数据,这时就需要外挂DDR3存储器。对于常见的DDR3乒乓处理,是用两组DDR3,两套指令控制线进行乒乓操作,这样的话程序部分也便于编写。但是多一组DDR3,布线将会增加难度,引脚的...原创 2019-03-05 22:31:25 · 4498 阅读 · 12 评论